固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质，不需要浪费大量的寻道时间，因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构，因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展，固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景，通过可编程逻辑器件FPGA，基于ATA协议并使用硬件编程语言verilog，设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作，从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一：论文从固态硬盘的基本结构出发，分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求，并概括了IDE控制器设计的要点和难点；第二：论文设计了IDE控制器的总体功能框架，将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块，并分析了各个子功能模块的基本工作原理和具体功能设计；第三：论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码，同时给出了主要子功能模块的时序仿真图；最后，论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现，并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析，验证了本论文设计的正确性。
上传时间： 2013-07-31
上传用户：liangrb
无线传感器网络（Wireless Sensor Networks，WSN）是由大量传感器节点组成，这些节点部署在监测区域内通过无线通信方式，形成的一个多跳自组织的网络。整个网络的作用是协作地感知、采集和处理网络覆盖区域中监测对象的信息，并发送给观察者，可广泛应用于环境监测、医疗护理、军事、商业等多个领域。 媒体访问控制（Medium Access Control，MAC）协议处于无线传感器网络协议的物理层和路由层之间，用于在传感器节点间公平有效地共享通信媒介，对传感器网络的性能有较大影响。与传统无线网络不同，提高能量效率和可扩展性是无线传感器网络MAC协议设计的主要目标。 本文主要阐述基于FPGA对IEEE802．15．4 MAC层功能的实现。首先介绍了无线传感器网络的体系结构、MAC协议的设计要求以及已有的MAC层协议，讨论了无线传感器网络MAC层的主要要求和功能。然后详细介绍和分析了IEEE802．15．4的MAC协议，并在此基础上，通过NS2平台对MAC层协议进行了仿真，研究不同网络负荷下信道访问机制的各个参数对吞吐量，丢包率，传输延时的影响，分析了隐蔽站问题、确认帧机制。 本文对MAC层中的主要功能，诸如数据收发、帧处理、信道接入方式以及帧检验等提出了基于FPGA的硬件解决方法。设计选用硬件描述语言VerilogHDL，在QuartusⅡ中完成模块的综合和布局布线，在QuartusⅡ和Modelsim中进行时序仿真验证，最终下载到自主设计Altera公司的Cyclone开发板中。 对设计的验证采取的是由里及外的方式，先对系统主模块的功能进行验证，然后下载到与CC2430开发板相连接的FPGA中对设计进行验证测试。验证流程是功能仿真、时序仿真和板级调试，最终通过测试，验证了该设计的功能。测试结果表明，该模块能满足无线传感器网络低速率应用环境的需要，具有优良的扩展性能，达到了预期的设计目标。
上传时间： 2013-06-14
上传用户：竺羽翎2222
近年来，大容量数据存储设备主要是机械硬盘，机械硬盘采用机械马达和磁片作为载体，存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体，无机械装置，具有抗震、宽温、无噪、可靠和节能等特点，是目前存储领域所存在问题的解决方案之一。本文针对这一问题，设计基于FPGA的固态硬盘控制器，实现数据的固态存储。 文章首先介绍硬盘技术的发展，分析固态硬盘的技术现状和发展趋势，阐述课题研究意义，并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手，研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构，所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口，实现SATA1.0协议，根据协议划分四层模型，通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列，将NAND FLASH接口转换成通用的SRAM接口，提高访问效率。控制器完成NAND FLASH存储管理和纠错算法，实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试，介绍了测试方法、测试工具和测试流程，给出测试数据和结果分析，得出了验证结论。 本文设计的固态硬盘控制器，具有结构简单和稳定性高的特点，易于升级和二次开发，是实现固态硬盘和固态存储系统的关键技术。
上传时间： 2013-05-28
上传用户：sssnaxie
为适应组合导航计算机系统的微型化、高性能度的要求，拓宽导航计算机的应用领域，本文设计出一种基于浮点型DSP(TMS320C6713)和可编程逻辑阵列器件(FPGA： EP1C12N240C8)协同合作的导航计算机系统。 论文在阐述了组合导航计算机的特点和应用要求后，提出基于DSP和FPGA的组合导航计算机系统方案。该方案以DSP为导航解算处理器，由FPGA完成IMU信号的采集和缓存以及系统控制信号的整合；DSP通过EMIF接口实现和FPGA通信。在此基础上研究了各扩展通信接口、系统硬件原理图和PCB的开发，且在FPGA中使用调用IP核来实现FIR低通滤波数据处理机抖激光陀螺的机抖振动的影响。其次，详细阐述了利用TI公司的DSP集成开发环境和DSP/BIOS准实时操作系统开发多任务系统软件的具体方案。本文引入DSP/BIOS实时操作系统提供的多任务机制，将采集处理按照功能划分四个相对独立的任务，这些任务在DSP/BIOS的调度下，按照用户指定的优先级运行，大大提高系统的工作效率。最后给了DSP芯片Bootloader的制作方法。 导航计算机系统研制开发是软、硬件研究紧密结合的过程。在微型导航计算机系统方案建立的基础上，本文首先讨论了系统硬件整体设计和软件开发流程；其次针对导航计算机系统各个功能模块以及多项关键技术进行了设计与开发工作，涉及系统数据通信模块、模拟信号采集模块和数据存储模块；最后，对导航计算机系统进行了联合调试工作，并对各个模块进行了详细的功能测试与验证，完成了微型导航计算机系统的制作。 以DSP/FPGA作为导航计算机硬件平台的捷联式惯性导航实时数据系统能够满足系统所要求的高精度、实时性、稳定性要求，适应了其高性能、低成本、低功耗的发展方向。
上传时间： 2013-04-24
上传用户：lishuoshi1996
“计算机组成原理”是计算机专业的一门核心课程。传统的计算机组成原理实验是在指令格式、寻址方式、运算器、控制器、存储器等都相对固定的情况下进行，学生主要进行功能实现和验证，缺少自主设计和创新过程。 为改变这种状况，须更新现有的计算机组成原理实验系统。采用FPGA芯片作为载体，使用EDA开发工具，用硬件描述语言实现不同的硬件逻辑，再与硬件的输入输出接口线路相连，最终组成一台可用于组成实验教学的完整计算机系统。这期间学生将掌握组成原理实验系统的各个部件的功能及其相互之间如何协作。本实验系统能够让学生完成有关计算机组成原理的部件实验和整机实验：部件实验包括加法器、乘法器、除法器、算术逻辑运算单元、控制器、存储器等；整机实验可以独立实现各部件的功能描述。该系统能够帮助学生巩固课堂知识并增强设计能力。 为实现上述目的，依据EDA技术的开发流程和方法，建立了一个完整的体系，其中包括控制模块、内存模块、运算器模块、通用寄存器组及其控制部件、程序计数器、地址寄存器、指令寄存器、时序部件、数据控制部件、状态值控制部件，以及为帮学生调试而专门设计的输出观察部件。在Quartus Ⅱ开发环境下，使用Altera公司FPGA芯片，采用VHDL，语言设计并实现了上述模块。经过仿真测试，所实现的各功能模块作为独立部件时能完成各自功能：而将这些部件组合起来的整机系统，可以执行程序段和进行各种运算处理，达到了设计要求。
上传时间： 2013-06-01
上传用户：hebmuljb
波前处理机是自适应光学系统中实时信号处理和运算的核心，随着自适应光学系统得发展，波前传感器的采样频率越来越高，这就要求波前处理机必须有更强的数据处理能力以保证系统的实时性。在整个波前处理机的工作流程中，对CCD传来的实时图像数据进行实时处理是第一步，也是十分重要的一步。如果不能保证图像处理的实时性，那么后续的处理过程都无从谈起。因此，研制高性能的图像处理平台，对波前处理机性能的提高具有十分重要的意义。 论文介绍了本研究课题的背景以及国内外图像处理技术的应用和发展状况，接着介绍了传统的专用和通用图像处理系统的结构、特点和模型，并通过分析DSP芯片以及DSP系统的特点，提出了基于DSP和FPGA芯片的实时图像处理系统。该系统不同于传统基于PC机模式的图像处理系统，发挥了DSP和FPGA两者的优势，能更好地提高图像处理系统实时性能，同时也最大可能地降低成本。 论文根据图像处理系统的设计目的、应用需求确定了器件的选型。介绍了主要的器件，接着从系统架构、逻辑结构、硬件各功能模块组成等方面详细介绍了DSP+FPGA图像处理系统硬件设计，并分析了包括各种参数指标选择、连接方式在内的具体设计方法以及应该注意的问题。 论文在阐述传输线理论的基础上，在制作PCB电路板的过程中，针对高速电路设计中易出现的问题，详细分析了高速PCB设计中的信号完整性问题，包括反射、串扰等，说明了高速PCB的信号完整性、电源完整性和电磁兼容性问题及其解决方法，进行了一定的理论和技术探讨和研究。 论文还介绍了基于FPGA的逻辑设计，包括了图像采集模块的工作原理、设计方案和SDRAM控制器的设计，介绍了SDRAM的基本操作和工作时序，重点阐述系统中可编程器件内部模块化SDRAM控制器的设计及仿真结果。 论文最后描述了硬件系统的测试及调试流程，并给出了部分的调试结果。 该系统主要优点有：实时性、高速性。硬件设计的执行速度，在高速DSP和FPGA中实现信号处理算法程序，保证了系统实时性的实现；性价比高。自行研究设计的电路及硬件系统比较好的解决了高速实时图像处理的需求。
上传时间： 2013-05-30
上传用户：fxf126@126.com
随着以太网技术的不断发展，网络的传输速度已经由最初的10M发展到现在的10,000M。用可编程逻辑器件(FPGA)实现以太网控制器与其它SOC系统的互连成为当前的研究热点。本文阐述了MAC层的FPGA设计、仿真及测试；介绍了整个系统的内部结构、模块划分，并对各个模块的设计过程进行了详细阐述，接着介绍了开发环境和验证工具，同时给出测试方案、验证数据、实现结果及时序仿真波形图。 对MAC层的主要功能模块如:发送模块、接收模块、MAC流程控制模块、寄存器模块、MⅡ接口模块和主机接口模块以及CRC，CSMA/CD，HASH表等算法给出了基于FPGA及硬件描述语言的解决方法。 本课题针对以下三个方面进行了研究并取得一定的成果: 1)FPGA开发平台的硬件实现。选用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作为测试的核心器件，采用LXT971芯片作为物理层芯片，AT91RM9200作为数据输入源和双blockram作为帧缓存搭建FPGA硬件验证开发平台。 2)基于FPGA实现以太网控制器。用VerilogHDL语言构建以太网控制器，实现CSMA/CD协议、10M/100M自适应以及与物理层MⅡ接口等。 3)采用片上系统通用的WS接口。目的是便于与具有通用接口的片上系统互连，也为构建SOC上处理器提供条件。 本论文实现了一个基于WS总线接口可裁减的以太网MAC控制器IP软核，为设计具有自主知识产权的以太网MAC控制器积累了经验。同时，为与其它WS接口的控制器实现直接互连创造了条件，对高层次设计这一先进ASIC设计方法也有了较为深入的认识。
上传时间： 2013-07-17
上传用户：bruce
互联网、移动通信、星基导航是21世纪信息社会的三大支柱产业，而GPS系统的技术水平和发展历程代表着全世界卫星导航系统的发展状况。目前，我国已经成为GPS的使用大国，卫星导航产业链也已基本形成。然而，我们对GPS核心技术的研究还不够深入，我国GPS产品的核心部分多数还是靠进口。 GPS接收机工作时，为了将本地信号和接收到的信号同步，要完成复杂的信号处理过程。其中，如何捕获卫星信号并保持对信号的跟踪是最重要的核心技术。很多研究者提出了多种解决方法，但这些方法多数都只停留在理论阶段，无法应用于GPS接收机系统进行实时处理。 本课题在分析了多种现有算法的基础上，研究设计了基于FPGA的GPS信号捕获与跟踪系统。在研究过程中，首先利用Nemerix公司的GPS芯片组设计制作了GPS接收机模块，它能正常稳定地工作，并可用作GPS基带信号处理的研究平台；该平台可实时地输出GPS数字中频信号；本课题在中频信号的基础上深入研究了GPS信号的捕获与跟踪技术。先详细分析比较了几种GPS信号捕获方法，给出了步进相关的捕获方案；接着分析了跟踪环路的特点，给出了锁频环和锁相环交替工作跟踪载波以及载波辅助伪码的跟踪方案，并最终实现了这些方案。 本课题设计的GPS信号捕获与跟踪处理系统是通过硬件和软件协同工作的方式实现的。硬件电路主要实现数据速率高、逻辑简单的相关器功能；而基于MicroBlaze软处理器的软件主要实现数据速率低、逻辑复杂的功能。本文给出了硬件电路的详细设计、仿真结果以及软件设计的详细流程。 本课题最终在FPGA上实现了GPS信号的捕获与跟踪功能，而且系统的性能良好。由此可以得出结论：本设计能够满足系统功能和性能的要求，可以直接用于实时GPS接收机系统的设计中，为自主设计GPS接收机奠定了基础。 本课题的研究得到了大连市信息产业局集成电路设计专项的资助，项目名称是“定位与通信集成功能的SOC设计”，研究成果将在2008年上半年投入试用。
上传时间： 2013-04-24
上传用户：1583060504
H.264/AVC是由国际电信联合会的视频专家组和国际标准化组织的运动图像专家组组成的联合视频小组制定的下一代视频压缩标准。新标准采用了一些先进算法，因此具有优异的压缩性能和极好的网络亲和性，满足低码率情况下的高质量视频的传输。 H.264/AVC采用的先进算法包括多模式帧间预测、1/4像素精度预测、整数变换量化、去方块滤波和熵编码。本论文着重对整数变换与量化、去方块滤波做了研究。整数变换是一种只有加法和移位的运算，量化可以通过查表和乘法操作就可以完成，避免了反变换的时候失配问题，没有精度损失；去方块滤波是一种用来去除低码率情况下的每个宏块的块效应，提高了解码图像的外观。 本文主要从算法研究和硬件实现两方面着手，在算法研究方面设计了一个可视化测试软件，在硬件实现方面主要对整数变换、量化和去方块滤波做了研究和实现。视频压缩技术的关键在于视频压缩算法及其芯片的实现，FPGA可重复使用，设计修改灵活，片内资源丰富，具备DSP模块等优势。在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。首先简要介绍了视频压缩基本原理，常用视频压缩标准及其特性以及国内外的研究动态，并对H.264标准基本档次所涉及的核心技术进行了详细介绍，两种分层结构分别讨论。其次在掌握了H.264.算法及编解码流程的基础上，设计了基于H.264编解码的可视化软件平台。然后详细介绍了整数变换、量化、反变换和反量化核心模块的设计和实现，并在Altera的软件和开发板上进行了仿真验证；对去方块滤波算法做了软件研究测试，并给出了一种改进的硬件整体结构设计。最后，对全文工作进行了总结和对未来研究工作做了展望。我在课题中所做的主要工作有： 1.查阅相关文献，熟悉H.264.标准及整数变换、量化和去方块滤波等算法。 2.用VC++完成了基于H.264编解码的可视化软件平台设计。 3.用Verilog完成了整数变换量化、反变换反量化模块FPGA设计与验证。 4.去方块滤波器的算法研究、仿真和硬件整体结构设计。
上传时间： 2013-04-24
上传用户：lanjisu111
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-07-05
上传用户：suxuan110425
