针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Turbo编译码系统模块化设计后优化统一，经时序仿真验证后下载配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。测试结果表明，系统运行稳健可靠，并具有良好的移植性；集成化一体设计，为LTE标准下Turbo码 ASic的开发提供了参考。
上传时间： 2013-10-28
上传用户：d815185728
本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASic的原型验证。编写本流程的目的是： l 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 l 形成风格良好和完整的文档。 l 实现在FPGA不同厂家之间以及从FPGA到ASic的顺利移植。 l 便于新员工快速掌握本部门FPGA的设计流程。
上传时间： 2013-11-24
上传用户：xmsmh
GMSK信号具有很好的频谱和功率特性，特别适用于功率受限和信道存在非线性、衰落以及多普勒频移的移动突发通信系统。根据GMSK调制的特点，提出 亍一种以FPGA和CMX589A为硬件裁体的GMSK调制器的设计方案，并给出了方案的具体实现，包括系统结构、利用CMX589A实现的高斯滤波器、 FPGA实现的调制指数为O．5的FM调制器以及控制器。对系统功能和性能测试结果表明，指标符合设计要求，工作稳定可靠。 关键词：GMSK；DDS；FM调制器；FPGAl 引 言 由于GMSK调制方式具有很好的功率频谱特性，较优的误码性能，能够满足移动通信环境下对邻道干扰的严格要求，因此成为GSM、ETS HiperLANl以及GPRS等系统的标准调制方式。目前GMSK调制技术主要有两种实现方法，一种是利用GMSK ASic专用芯片来完成，典型的产品如FX589或CMX909配合MC2833或FX019来实现GMSK调制。这种实现方法的特点是实现简单、基带信 号速率可控，但调制载波频率固定，没有可扩展性。另外一种方法是利用软件无线电思想采用正交调制的方法在FPGA和DSP平台上实现。其中又包括两种实现 手段，一种是采用直接分解将单个脉冲的高斯滤波器响应积分分成暂态部分和稳态部分，通过累加相位信息来实现；另一种采用频率轨迹合成，通过采样把高斯滤波 器矩形脉冲响应基本轨迹存入ROM作为查找表，然后通过FM调制实现。这种利用软件无线电思想实现GMSK调制的方法具有调制参数可变的优点，但由于软件 设计中涉及到高斯低通滤波、相位积分和三角函数运算，所以调制器参数更改困难、实现复杂。综上所述，本文提出一种基于CMX589A和FPGA的GMSK 调制器设计方案。与传统实现方法比较具有实现简单、调制参数方便可控和软件剪裁容易等特点，适合于CDPD、无中心站等多种通信系统，具有重要现实意义。
上传时间： 2013-10-24
上传用户：thesk123
Abstract: Communication with 1-Wire slave devices requires a 1-Wire master. There are numerous ways to build a 1-Wire master (see reference design 4206, "Choosing the Right 1-Wire Master for Embedded Applications"). Thisdocument describes the DS1WM, a synthesizable 1-Wire master that can be implemented in an application-specificintegrated circuit (ASic) or field-programmable gate array (FPGA).
上传时间： 2014-12-22
上传用户：xanxuan
ARM7 是一种低电压，通用32 位RISC 微处理器单元，可作一般应用或嵌入到ASic 或CSIC 中，其简洁一流的设计特别适用于电源敏感的应用中。ARM7 的小尺寸使它特别适合集成到 比较大的客户芯片中，此芯片中也可以包含RAM, ROM, DSP，逻辑控制和其他代码。
标签： ARM
上传时间： 2013-10-08
上传用户：xianglee
ARM7 是一种低电压，通用32 位RISC 微处理器单元，可作一般应用或嵌入到ASic 或CSIC中，其简洁一流的设计特别适用于电源敏感的应用中。ARM7 的小尺寸使它特别适合集成到比较大的客户芯片中，此芯片中也可以包含RAM, ROM, DSP，逻辑控制和其他代码。 增强特性：ARM7 和ARM6 有相似性，但增加了以下功能：基于亚微米的制程，增加了速度，减少了电源消耗3V 操作，很小的电源消耗，并同5V 系统兼容较高的时钟对所以程序执行较快。特性总结：l 32 位的RISC 结构处理器（包括32 位地址线和数据线）；l Little/Big Endian 操作模式；l 高性能RISC17 MIPS sustained @ 25 MHz (25 MIPS peak)@ 3Vl 较低的电压损耗0.6mA/MHz@ 3V fabricated in .8 m CMOS全静态操作l 适用于对电源比较敏感的应用中l 快速中断响应l 适用于实时系统l 支持虚拟内存l 支持高级语言l 简单但功能强大的指令系统
上传时间： 2013-10-24
上传用户：座山雕牛逼
很好用的电路仿真软件,ASic设计前期仿真必备工具。
上传时间： 2014-12-31
上传用户：7891
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASic级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASic架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASic的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-12-23
上传用户：小儒尼尼奥
中文版详情浏览：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASic-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASic architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASic-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
标签： UltraScale Xilinx 架构
上传时间： 2013-11-21
上传用户：wxqman
可编程逻辑器件（PLD）是嵌入式工业设计的关键元器件。在工业设计中，PLD已经从提供简单的胶合逻辑发展到使用FPGA作为协处理器。该技术在通信、电机控制、I/O模块以及图像处理等应用中支持 I/O 扩展，替代基本的微控制器 （MCU） 或者数字信号处理器 （DSP）。 随着系统复杂度的提高，FPGA还能够集成整个芯片系统（SoC），与分立的 MCU、DSP、ASSP，以及 ASic解决方案相比，大幅度降低了成本。不论是用作协处理器还是SoC，Altera FPGA在您的工业应用中都具有以下优点： 1. 设计集成——使用FPGA作为协处理器或者SoC，在一个器件平台上集成 IP和软件堆栈，从而降低成本。 2. 可重新编程能力——在一个公共开发平台的一片 FPGA中，使工业设计能够适应协议、IP以及新硬件功能的发展变化。 3. 性能调整——通过FPGA中的嵌入式处理器、定制指令和IP模块，增强性能，满足系统要求。 4. 过时保护——较长的 FPGA 产品生命周期，通过 FPGA 新系列的器件移植，延长工业产品的生命周期，保护硬件不会过时。 5. 熟悉的工具——使用熟悉的、功能强大的集成工具，简化设计和软件开发、IP集成以及调试。
上传时间： 2013-11-18
上传用户：tb_6877751
