指纹识别作为生物特征识别的一种，在身份识别上有着其他手段不可比拟的优越性：人的指纹具有唯一性和稳定性；随着指纹传感器性能的提高和价格的降低．指纹的采集相对容易；指纹识别算法已经比较成熟
上传时间： 2013-07-28
上传用户：chongcongying
FPGA作为近年来集成电路发展中最快的分支之一，有关它的研究和应用得到了迅速的发展。传统的FPGA采用静态配置的方法，所以在它的应用生命周期中，它的功能就不能够再改变，除非重新配置。动态重配置系统在系统工作的过程中改变FPGA的结构，包括全局重配置和局部重配置。其中的局部动态重配置系统有着ASic以及静态配置FPGA无法比拟的优势。而随着支持局部位流配置以及动态配置的商用FPGA的推出，使对局部动态重配置系统和应用的研究有了最基本的硬件支撑条件。而Internet作为无比强大的网络已经渗入到各种应用领域之中。 本文首先提出了一个完整的基于Internet的FPGA局部动态可重配置系统的方案。然后针对方案的各个组成部分，分别进行了描述。首先是介绍了FPGA的基本概况，包括它的发展历史、结构、应用领域、发展趋势等。然后介绍了对一个包含局部动态重配置模块的FPGA系统的设计过程，包括重配置模块的定义、设计的流程、局部位流的产生等。接下来对．FPGA的配置方法以及配置解决方案进行描述，包括几种可选择的配置模式，其中有一些适用于静态配置，另外一些可以用于动态局部配置，．以及作为一个系统的配置解决方案。最后系统要求从Internet服务器上下载重配置模块的位流并且完成对FPGA的配置，根据这个要求，我们设计了相应的嵌入式解决方案，包括如何设计一个基于VxWorks的嵌入式应用软件实现FTP功能，并说明如何通过JTAGG或者ICAP接口由嵌入式CPU完成对FPGA的局部配置。
上传时间： 2013-04-24
上传用户：william345
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug，在Altera公司的FPGA开发板上进行测试，然后用ASic实现。测试结果证明：时间解交织器的输出正确，实现速度较快，占用面积较小。
上传时间： 2013-04-24
上传用户：梧桐
在数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术和工艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路(VLSIC)逐步发展到今天的专用集成电路(ASic)。但是ASic因其设计周期长，改版投资大，灵活性差等缺陷制约着它的应用范围。可编程逻辑器件的出现弥补了ASic的缺陷，使得设计的系统变得更加灵活，设计的电路体积更加小型化，重量更加轻型化，设计的成本更低，系统的功耗也更小了。FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPID等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASic)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 本论文撰写的是用FPGA来实现无人小飞机系统中基带信号的处理过程。整个信号处理过程全部采用VHDL硬件描述语言来设计，并用Modelsim仿真系统功能进行调试，最后使用了Xilinx 公司可编程的FPGA芯片XC2S100完成，满足系统设计的要求。 本文首先研究和讨论了无线通信系统中基带信号处理的总体结构，接着详细阐述了各个模块的设计原理和方法，以及FPGA结果分析，最后就关键技术和难点作了详细的分析和研究。本文的最大特色是整个系统全部采用FPGA的方法来设计实现，修改灵活，体积小，功耗小。本系统的设计包括了数字锁相环、纠错编解码、码组交织、扰码加入、巴克码插入、帧同步识别、DPSK调制解调及选择了整体的时序，所有的组成部分都经过了反复地修改和调试，取得了良好的数据处理效果，其关键之处与难点都得到了妥善地解决。本文分别在发射部分(编码加调制)和接收部分(解调加解码)相独立和相联系的情况下，获得了仿真与实测结果。
上传时间： 2013-07-05
上传用户：acon
FPGA是一种可通过用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统有设计灵活、低成本，低风险、面市时间短等好处。本课题在结合国际上FPGA器件方面的各种研究成果基础上，对FPGA器件结构进行了深入的探讨，重点对FPGA的互连结构进行了分析与优化。FPGA器件速度和面积上相对于ASic电路的不足很大程度上是由可编程布线结构造成的，FPGA一般用大量的可编程传输管开关和通用互连线段实现门器件的连接，而全定制电路中仅用简单的金属线实现，传输管开关带来很大的电阻和电容参数，因而速度要慢于后者。这也说明，通过优化可编程连接方式和布线结构，可大大改善电路的性能。本文研究了基于SRAM编程技术的FPGA器件中逻辑模块、互连资源等对FPGA性能和面积的影响。论文中在介绍FPGA器件的体系构架后，首先对开关矩阵进行了研究，结合Wilton开关矩阵和Disioint开关矩阵的特点，得到一个连接更加灵活的开关矩阵，提高了FPGA器件的可布线性，接着本课题中又对通用互连线长度、通用互连线间的连接方式和布线通道的宽度等进行了探讨，并针对本课题中的FPGA器件，得出了一套适合于中小规模逻辑器件的通用互连资源结构，仿真显示新的互连方案有较好的速度和面积性能，在互连资源的面积和性能上达到一个很好的折中。 接下来课题中对FPGA电路的可编程逻辑资源进行了研究，得到了一种逻辑规模适中的粗粒度逻辑块簇，该逻辑块簇采用类似Xilinx 公司的FPGA产品的LUT加触发器结构，使逻辑块簇内部基本逻辑单元的联系更加紧密，提高了逻辑资源的功能和利用率。随后我们还研究了IO模块数目的确定和分布式SRAM结构中编程电路结构的设计，并简单介绍了SRAM单元的晶体管级设计原理。最后，在对FPGA构架研究基础上，完成了一款FPGA电路的设计并设计了相应的电路测试方案，该课题结合CETC58研究所的一个重要项目进行，目前已成功通过CSMC0.6μm 2P2M工艺成功流片，测试结果显示其完全达到了预期的性能。
上传时间： 2013-04-24
上传用户：6546544
Synplify Pro是一个高级综合工具。其高级综合能力可以使你看到HDL代码在各种器件（FPGA/Structed ASic/cell-based ASic）上实现结果而无须对代码作任何修改。从而选择最合适的方式来实现它，或选择最合适的供应商。最主要的功能还是FPGA综合。
上传时间： 2013-04-24
上传用户：erkuizhang
随着系统芯片(SoC)设计复杂度不断增加，使得缩短面市时间的压力越来越大。虽然IP核复用大大减少了SoC的设计时间，但是SoC的验证仍然非常复杂耗时。SoC和ASic的最大不同之处在于它的规模和复杂的系统性，除了大量硬件模块之外，SoC还需要大量的同件和软件，如操作系统，驱动程序以及应用程序等。面对SoC数目众多的硬件模块，复杂的嵌入式软件，由于软件仿真速度和仿真模犁的局限性，验证往往难以达到令人满意的要求，耗费了大最的时间，将给系统芯片的上市带来严重的影响。为了减少此类情况的发生，在流样片之前，进行基于FPGA的系统原型验证，即在FPGA上快速地实现SoC设计中的硬件模块，让软件模块在真正的硬件环境中高速运行，从而实现SoC设计的软硬件协同验证。这种方法已经成为SoC设计流程前期阶段常用的验证方法。 在简要分析几种业内常用的验证技术的基础上，本文重点阐述了基于FPGA的SoC验证流程与技术。结合Mojox数码相机系统芯片(以下简称为Mojox SoC)的FPGA原型验证平台的设计，介绍了Mojox FPGA原型验证平台的硬件设计过程和Mojox SoC的FPGA原型实现，并采用基于模块的FPGA设计实现方法，加快了原型验证的工作进程。 本文还介绍了Mojox SoC中ARM固件和PC应用软件等原型软件的设计实现以及原型验证平台的软硬协同验证的过程。通过软硬协同验证，本文实现了PC机对整个验证平台的摔制，达到了良好的验证效果，且满足了预期的设计要求。
上传时间： 2013-07-02
上传用户：dsgkjgkjg
遗传算法是基于自然选择的一种鲁棒性很强的解决问题方法。遗传算法已经成功地应用于许多难优化问题，现已成为寻求满意解的最佳工具之一。然而，较慢的运行速度也制约了其在一些实时性要求较高场合的应用。利用硬件实现遗传算法能够充分发挥硬件的并行性和流水线的特点，从而在很大程度上提高算法的运行速度。 本文对遗传算法进行了理论介绍和分析，结合硬件自身的特点，选用了适合硬件化的遗传算子，设计了标准遗传算法硬件框架；为了进一步利用硬件自身的并行特性，同时提高算法的综合性能，本文还对现有的一些遗传算法的并行模型进行了研究，讨论了其各自的优缺点及研究现状，并在此基础上提出一种适合硬件实现的粗粒度并行遗传算法。 我们构建的基于FPGA构架的标准遗传算法硬件框架，包括初始化群体、适应度计算、选择、交叉、变异、群体存储和控制等功能模块。文中详细分析了各模块的功能和端口连接，并利用硬件描述语言编写源代码实现各模块功能。经过功能仿真、综合、布局布线、时序仿真和下载等一系列步骤，实现在Altera的Cyclone系列FPGA上。并且用它尝试解决一些函数的优化问题，给出了实验结果。这些硬件模块可以被进一步综合映射到ASic或做成IP核方便其他研究者调用。 最后，本文对硬件遗传算法及其在函数优化中的一些尚待解决的问题进行了讨论，并对本课题未来的研究进行了展望。
上传时间： 2013-07-22
上传用户：谁偷了我的麦兜
本文对基于FPGA的远程视频传输系统进行了研究。主要内容如下： (1)在系统发送端将数据采集等逻辑控制和图像压缩集成在一片FPGA上，此方案减小了系统体积，提高了系统的集成度。 (2)系统图像压缩部分基于FPGA的二维小波变换的设计与实现，选用5/3整数提升小波，提升过程采用折叠结构可以节省系统的资源。采用FPGA实现小波变换与使用DSP处理器的“DSP+ASic”方案相比，具有速度快，数据宽度可任意设置的特点，并且VHDL语言具有可移植性的特点，具有更强的通用性。 (3)数据采集时采用乒乓操作存储轮流向两片外部存储器存、取采集的图像数据，能够保证图像整帧采集和稳定连续的数据压缩和数据传输，节约缓存空间，提高了速度，优于单存储器的方法。
上传时间： 2013-06-01
上传用户：superhand
目前对数字化音频处理的具体实现主要集中在以DSP或专用ASic芯片为核心的处理平台的开发方面，存在着并行处理性能差，系统升级和在线配置不灵活等缺点。另一方面现有解决方案的设计主要集中于处理器芯片，而对于音频编解码芯片的关注度较低，而且没有提出过从芯片层到PCB板层的完整设计思路。本文针对上述问题对数字化音频处理平台进行了研究，主要内容包括： 1、提出了基于FPGA的通用音频处理平台，该方案有别于现有的基于MCU、DSP和其它专用ASic芯片的方案，论证了基于FPGA的音频处理系统的结构及设计工作流程，并对嵌入式音频处理系统专门进行了研究。 2、提出了从芯片层到PCB板层的完整设计思路，并将设计思路得以实现。完成了FPGA的设计及实现过程，包括：系统整体分析，设计流程分析，配置模块和数据通信模块的RTL实现等；解决了FPGA与音频编解码芯片TLV320AIC23B之间接口不匹配问题；给出配置和数据通信模块的功能方框图；从多个角度完善PCB板设计，给出了各个系统组成部分的详细设计方案和硬件电路原理图，并附有PCB图。 3、建立了实验和分析环境，完成了各项实验和分析工作，主要包括：PCB板信号完整性分析和优化，FPGA系统中各个功能模块的实验与分析等。实验和分析结果论证了系统设计的合理性和实用性。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和音频编解码芯片TLV320AIC23B组成的数字化音频处理系统完全可以实现音频信号的数字化处理，从而可以将FPGA在数字信号处理领域的优点充分发挥于音频信号处理领域。
上传时间： 2013-06-09
上传用户：gaojiao1999
