《ALTERA FPGACPLD高级篇》高速串行差分接口(HSDI)设计实例
标签: FPGACPLD ALTERA HSDI 高速串行
上传时间: 2014-12-08
上传用户:xjz632
《ALTERA FPGACPLD高级篇》LogicLock设计实例
标签: LogicLock FPGACPLD ALTERA 设计实例
上传时间: 2014-01-07
上传用户:zaizaibang
ALTERA i2c slave ip核verilog 编写
标签: verilog ALTERA slave i2c
上传时间: 2013-12-09
上传用户:nanxia
This an exercise in using finite state machines.基于ALTERA的DE2开发 平台,设计一个有限状态机FSM(finite state machines).
标签: exercise machines ALTERA finite
上传时间: 2013-12-28
上传用户:邶刖
ALTERA usb blaster 资料
标签: blaster ALTERA usb
上传时间: 2013-12-18
上传用户:黄华强
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如ALTERA的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太严格的设计,通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源,再者,这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频:偶数倍分频应该是大家都比较熟悉的分频,通过计数器计数是完全可以实现的。如进行N倍偶数分频,那么可以通过由待分频的时钟触发计数器计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,并给计数器一个复位信号,使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
标签: ALTERA FPGA PLL 分频器
上传时间: 2016-06-14
上传用户:wpwpwlxwlx
ALTERA公司max2系列开发板原理图,希望大家喜欢。
标签: ALTERA max2 开发板原理图
上传用户:bcjtao
ALTERA公司调试CPLD/FPGA用的USBblaster的制作文档,很详细的,已经实践过,绝对没有问题
标签: USBblaster ALTERA CPLD FPGA
上传时间: 2013-12-25
上传用户:huannan88
现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一 个重要方向。讨论和仿真实现了基于FPGA的数字化DPSK调制解调系统。用ALTERA公司的FPGA开发平台Quartus II 3.0实现了一 个对基带信号的DPSK调制解调系统模型的仿真。
标签: ALTERA FPGA DPSK 现代通信
上传时间: 2016-06-15
上传用户:shawvi
在ALTERA公司的EPM570上实现的电机脉冲算法,编码器反馈技术算法,已实际应用。
标签: ALTERA 570 EPM 电机
上传用户:zhaoq123