load initial_track s; % y:initial data,s:data with noiseT=0.1; % yp denotes the sample value of position% yv denotes the sample value of velocity% Y=[yp(n);yv(n)];% error deviation caused by the random acceleration % known dataY=zeros(2,200);Y0=[0;1];Y(:,1)=Y0;A=[1 T 0 1]; B=[1/2*(T)^2 T]';H=[1 0]; C0=[0 0 0 1];C=[C0 zeros(2,2*199)];Q=(0.25)^2; R=(0.25)^2;
上传时间： 2014-12-28
上传用户：asaqq
频谱分析仪的主要工作原理 接收到的中频模拟信号经过A/D转换为14位的数字信 号，首先对数字信号进行数字下变频（DDC），得到I路、Q路信号，然后根据控制信号对I路、Q路信号进行抽取滤波，使用CIC抽取滤波器完成，然后在分 别对I路、Q路信号分别进行低通滤波，滤波器采用FIR滤波器和半带滤波器相结合的方式，然后对信号进行加窗、FFT（对频谱进行分析时进行FFT运算， 对功率谱进行分析时不进行FFT运算）、I路和Q路平方求和、求平均。最后将输出的数据送入到DSP中进行显示与控制的后续处理。
上传时间： 2013-10-19
上传用户：几何公差
频率特征测试仪是用来测量电路传输特性和阻抗特性的仪器，简称扫频仪。扫频信号源是扫频仪的主要功能部件，作用是产生测量用的正弦扫频信号，其 扫频范围可调，输出信号幅度等幅。本设计采用DDS（数字频率合成技术）产生扫频信号，以Xilinx FPGA为控制核心，通过A/D和D/A等接口电路，实现扫频信号频率的步进调整、幅度与相位的测量，创新的使用了计算机软件作为仪器面板来显示被测网络 幅频特性与相频特性，并且测试结果可保存到各种存储介质中。
上传时间： 2013-10-19
上传用户：xiaoxiang
本教程内容力求以详细的步骤和讲解让读者以最快的方式学会 MC8051 IP core 的应用以及相关设计软件的使用，并激起读者对 SOPC 技术的兴趣。本实验重点讲 8051Core 的应用，并通过一个简单 C51 程序对51Core 进行硬件测试。 本实验教程的内容编排如下： 第 1 章简单的描述了 MC8051 IP core的基本结构及一些应用说明。 第 2 章详细的介绍 8051Core 综合、编译应用。包括 Quartus II、Synplify Pro 软件的基本应用，ROM、RAM 模块的生成，8051Core 的封装及应用测试。 附录 A为 MC8051 IP Core 的指令集。 在阅读本教程的过程中，请读者注意以下几点： 本教程在写作过程中遵循“宁可啰唆一点，也不放过细节”的方针。在教程中的某些地方，有些读者可能觉得很“简单” ，甚至显得有些啰唆，但对大多数初学者可能并非如此。因为作者认为，足够简单甚至可以跳过的内容，对某些读者来说，未必能一下子就弄清楚，所以，本教程很 多地方将尽量阐述清楚，以节省读者理解的时间。但在后面的章节中，如果涉及的细节在前面章节中已经提及，这些内容就会省略。 最 后作者要强调的是，本教程旨在引路，不会带领读者掌握更深层次的开发，更高级的应用希望读者自己去挖掘。
上传时间： 2013-10-16
上传用户：huyiming139
Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.
标签： PicoBlaze Create Master Xilinx
上传时间： 2013-11-05
上传用户：a6697238
本资料是关于Nexys3板卡的培训资料。Nexys 开发板是基于最新技术Spartan-6 FPGA的数字系统开发平台。它拥有48M字节的外部存储器（包括2个非易失性的相变存储器），以及丰富的I/O器件和接口，可以适用于各式各样的数字系统。 板上自带AdeptTM高速USB2接口可以为开发板提供电源，也可以烧录程序到FPGA，用户数据的传输速率可以达到38M字节/秒。 Nexys3开发板可以通过添加一些低成本的外设Pmods （可以多达30几个）和Vmods （最新型外设）来实现额外的功能，例如A/D和D/A转换器，线路板，电机驱动装置，和实现装置等等。另外，Nexys3完全兼容所有的赛灵思工具，包括免费的WebPackTM，ChipscopeTM，EDKTM（嵌入式处理器设计套件），以及其他工具。 图 Nexys3板卡介绍
上传时间： 2013-10-09
上传用户：thing20
100-Gb光传送网（OTN）复用转发器 a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口； b. 44个独立发送时钟域，提高了时钟灵活性； c. 收发器集成电信号散射补偿（EDC）功能，可直接驱动光模块（SFP+、SFP、QSFP、CFP）； d. 支持下一代光接口的28-Gbps收发器； e. 替代外部压控晶体振荡器（VCXO）的高级fPLL。
上传时间： 2013-11-19
上传用户：zhyiroy
AstroII-EVB-F1K(A)-L144开发板用户指南
标签： AstroII-EVB-F 144 开发板 用户
上传时间： 2013-11-22
上传用户：zhichenglu
Abstract: This application note discusses the development and deployment of 3G cellular femtocell base stations. The technicalchallenges for last-mile residential connectivity and adding system capacity in dense urban environments are discussed, with 3Gfemtocell base stations as a cost-effective solution. Maxim's 3GPP TS25.104-compliant transceiver solution is presented along withcomplete radio reference designs such as RD2550. For more information on the RD2550, see reference design 5364, "FemtocellRadio Reference Designs Using the MAX2550–MAX2553 Transceivers."
标签： Base-Station Applications Single-Chip Transceiver
上传时间： 2013-11-07
上传用户：songrui
The introduction of Spartan-3™ devices has createdmultiple changes in the evolution of embedded controldesigns and pushed processing capabilities to the “almostfreestage.” With these new FPGAs falling under $20, involume, with over 1 million system gates, and under $5for 100K gate-level units, any design with programmablelogic has a readily available 8- or 16-bit processor costingless than 75 cents and 32-bit processor for less than $1.50.
上传时间： 2013-12-10
上传用户：zgu489
