ANALOG INPUT BANDWIDTH is a measure of the frequencyat which the reconstructed output fundamental drops3 dB below its low frequency value for a full scale input. Thetest is performed with fIN equal to 100 kHz plus integer multiplesof fCLK. The input frequency at which the output is −3dB relative to the low frequency input signal is the full powerbandwidth.APERTURE JITTER is the variation in aperture delay fromsample to sample. Aperture jitter shows up as input noise.APERTURE DELAY See Sampling Delay.BOTTOM OFFSET is the difference between the input voltagethat just causes the output code to transition to the firstcode and the negative reference voltage. Bottom Offset isdefined as EOB = VZT–VRB, where VZT is the first code transitioninput voltage and VRB is the lower reference voltage.Note that this is different from the normal Zero Scale Error.CONVERSION LATENCY See PIPELINE DELAY.CONVERSION TIME is the time required for a completemeasurement by an analog-to-digital converter. Since theConversion Time does not include acquisition time, multiplexerset up time, or other elements of a complete conversioncycle, the conversion time may be less than theThroughput Time.DC COMMON-MODE ERROR is a specification which appliesto ADCs with differential inputs. It is the change in theoutput code that occurs when the analog voltages on the twoinputs are changed by an equal amount. It is usually expressed in LSBs.
上传时间： 2013-11-12
上传用户：pans0ul
cv181l-a-20
标签： Specification_V 181 1.0 L-A
上传时间： 2013-11-14
上传用户：daijun20803
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-11-05
上传用户：dudu121
DSP的有源电力滤波器控制方法研究
上传时间： 2014-01-19
上传用户：wanghui2438
如果你是学习DSP控制的那这儿就有个例子
上传时间： 2013-10-18
上传用户：wdq1111
随着科技的发展及工业现代化，环境污染是当前国际性问题。蓄电池是人类研制出的性能优异的储能设备，还有IT产品的大量应用。市场上对蓄电的需求量越来越大。而每个厂家的产品质量不同，需要对电池的循环寿命进行检测。本课题设计了基于TMS320F2812 的DSP芯片为控制中心，由高性能的A/D转换器TLC2543和D/A转换器MAX538等构成的蓄电池循环寿命检测系统。同时易于计算机相连，形成一个自动的检测网络。而且按相关的标准进行放电，研究发现取得了很好的效果。
上传时间： 2014-12-24
上传用户：tianming222
2012TI杯陕西赛题H题,2012TI杯陕西赛题-A微弱信号检测装置.
上传时间： 2013-12-17
上传用户：362279997
2011全国大赛A题开关电源模块并联供电系统
上传时间： 2013-11-10
上传用户：冇尾飞铊
Avnet Design Service电源实验室开发出基于MSP430FE427(A) 模块的电度表解决方案： （1）电压 (90Vac~264Vac) 与电流 (10Arms) 测量范围宽 （2）电度表是一种测量用电量的设备 （3）LCD显示电量 (kWh)、功率 (W)、电压 (V)、电流 (A)、功率因数(PF) 与温度 (oC) 测量值 （4）264Vac/63Hz与140mW @90Vac/47Hz条件下，无负载功耗低于300mW （5）测量精度高达2%
上传时间： 2013-10-13
上传用户：cjf0304
为了提高稀土超磁致伸缩换能器驱动电源的效率以及实用性，采用DSP器件TMS320F2812作为主控芯片，结合混合脉宽调制方法实现SPWM波形。采用半桥型逆变电路实现SPWM的功率放大，并对隔离驱动电路、反馈电路和滤波匹配电路进行合理而有效的设计，保证了换能器的输出效能。同时使用电流控制频率的方法实现谐振频率的自动跟踪。实验证明，该驱动电路输出频率稳定，波形失真度低，且能量转换效率较高。
上传时间： 2013-10-30
上传用户：yueguizhilin
