s1d13716的源码 windiws ce 或8位单片机
上传时间: 2014-01-24
上传用户:LIKE
sofia-sip-1.11.8的源码例子。
上传时间: 2013-12-28
上传用户:牛津鞋
一个8路键盘源程序,很简单的,没有用编码,比较经典好用!
上传时间: 2014-12-03
上传用户:onewq
resin-3.0.8 发布JAVA程序 JSP
上传时间: 2013-12-06
上传用户:来茴
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.
上传时间: 2015-07-23
上传用户:李梦晗
华为公司程序培训教材 1 排版 2 注释 3 标识符命名 4 可读性 5 变量、结构 6 函数、过程 7 可测性 8 程序效率 9 质量保证 10 代码编辑、编译、审查 11 代码测试、维护 12 宏
上传时间: 2014-01-25
上传用户:huql11633
模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接,构成低通滤波电路,保证时钟模块的可靠供电。模块使用外部滤波器回路来抑制信号抖动和电磁干扰。滤波器回路由PLL接在滤波器输入引脚PLLF和PLLF2之间的电阻Rl和电容Cl、C2组成。电容 Cl、C2必须为无极性电容。在不同的振荡器频率下,R1、Cl、C2的取值不同,常用的参数组合如表l所列。PLL模块的电源引脚PLLVCCA分别通过磁珠和0.1μF的电容与数字电源引脚VDD和数字地引脚VSS连接,构成低通滤波电路,保证时钟模块的可靠供电。
上传时间: 2014-01-07
上传用户:ikemada
sqlite 3.3.8 支持加密的版本
上传时间: 2013-12-20
上传用户:asasasas
SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器,寄存器中存放的是奇数帧的同步头,也就是110。 EVEN_9BHREG是一个8位的备份寄存器,寄存器中存放的是偶数帧的同步头,也就是10011011。这两个寄存器的初始值在系统一开始就打入。
上传时间: 2015-07-25
上传用户:TRIFCT
最新ZigBee1.1协议规范.比ZigBee0.8有所改进.
上传时间: 2013-12-30
上传用户:ayfeixiao