问题描述 序列Z=<B，C，D，B>是序列X=<A，B，C，B，D，A，B>的子序列，相应的递增下标序列为<2，3，5，7>。 一般地，给定一个序列X=<x1,x2,…,xm>，则另一个序列Z=<z1,z2,…,zk>是X的子序列，是指存在一个严格递增的下标序列〈i1,i2,…,ik〉使得对于所有j=1,2,…,k使Z中第j个元素zj与X中第ij个元素相同。 给定2个序列X和Y，当另一序列Z既是X的子序列又是Y的子序列时，称Z是序列X和Y的公共子序列。 你的任务是：给定2个序列X、Y，求X和Y的最长公共子序列Z。
上传时间： 2014-01-25
上传用户：netwolf
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2016-02-12
上传用户：evil
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2013-12-10
上传用户：tonyshao
ADT600-1的基地址0x300,中断为7， 3个定时器采用级连，CLK0的时钟源是模块上的8M震荡器，中断源为71054定时器的输出OUT2。采集电压范围为+/-5V，请按《ADT200/ADT600技术手册 版本B》上的说明对SW1，W5,W6,W9跳线。若你想修改中断号和基地址，请修改config.h相应的常量ADT_IRQ, ADT_BASE定义,然后重新编译安装，即运行make all 注意:不要在其他文件中修改。
上传时间： 2013-12-25
上传用户：wl9454
编写一个用SOR法解方程组Ax=b的计算机程序，其中 要求程序中不存系数A，分别对不同的阶数（例如n=15，80）取w=1.7,1.8,1.9，进行迭代，记录近似解 达到 时所用迭代次数k，观察松弛因子对收敛速度的影响。
上传时间： 2013-12-25
上传用户：wcl168881111111
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-08
上传用户：wff
1、本网吧多媒体系统采用B/S结构，使用安全方便，操作简单； 2、网站式浏览页面，清晰，人性化，观赏性强； 3、网页形式播放影片.让客户更有新鲜感； 4、提供强大的搜索系统,让客户更快更准确找到想要的影片； 5、采用 Access 数据库，提供智能化后台管理，双模式切换选择； 6、电影自动添加，减少网吧管理工作量； 7、本地内网架设WEB.高效,快速连接； 8、数据库自动备份功能，免去手动备份数据，更安全更省心； 9、增加上网者找查及求片功能，方便网管及时并准确发布新影片； 10、增加图片广告位及点播流媒体片头广告，增加网吧附带收入
标签： 多媒体系统
上传时间： 2014-01-16
上传用户：evil
用AT89S51单片机的P0.0/AD0－P0.7/AD7端口接数码管的a－h端，8位数码管的S1－S8通过74LS138译码器的Y0－Y7来控制选通每个数码管的位选端。AT89S51单片机的P1.0－P1.2控制74LS138的A，B，C端子。在8位数码管上从右向左循环显示“12345678”。能够比较平滑地看到拉幕的效果。
上传时间： 2016-06-17
上传用户：wanghui2438
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
标签： Description Calculate integer 101000
上传时间： 2014-01-25
上传用户：tonyshao
基于verilog HDL的自动售货机控制电路设计: 可以对5种不同种类的货物进行自动售货,价格分别为A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售货机可以接受1元,5角,1角三种硬币(即有三种输入信号IY,IWJ,IYJ),并且在一个3位7段LED(二位代表元,一位代表角)显示以投入的总钱数，最大9.90元，如果大于该数值，新投入的硬币会退出,选择货物的输入信号Ia,Ib,Ic,Id,Ie和一个放弃信号In,输出指示信号为 Sa, Sb ,Sc ,Sd, Se 分别表示售出相应的货物,同时输出的信号yuan, jiao代表找零,相应每个脉冲代表找零相应的硬币，上述输入和输出信号均是一个固定宽度的脉冲信号。
上传时间： 2016-07-12
上传用户：lanwei
