verilog描述 23：59：59-00：00：00自减计时器 按set键，进入设置，依次是反向计时，小时，分钟，秒设置，然后有进入反向计时， 在方向计时状态，按timmer键，进入计时，在计时状态，按timmer可以暂停和计时切换， 暂停状态，按ADJ,直接清零，设置状态按timmer键或是60秒无外部输入信号，退出设置状态
上传时间： 2013-12-17
上传用户：坏坏的华仔
通信系统仿真原理与无线应用 肖明波 等译 原价：59元 个人评价：讲得完整透彻。理论与实践并重，可操作性强。例题都有可直接运行的matlab文件，正文中也给出了关键部份方便阅读。读完这本书，住真水平可以上一个台阶，基本上可以达到系统级仿真的能力。
上传时间： 2016-06-25
上传用户：mhp0114
59秒定时程序.高手就不用看了,C51编写
上传时间： 2016-07-03
上传用户：源弋弋
第4章 初始化与清除 55 4.1 用构造函数确保初始化 55 4.2 用析构函数确保清除 56 4.3 清除定义块 58 4.3.1 for循环 59 4.3.2 空间分配 60 4.4 含有构造函数和析构函数的stash 61 4.5 含有构造函数和析构函数的stack 63 4.6 集合初始化 65 4.7 缺省构造函数 67 4.8 小结 68 4.9 练习 68
上传时间： 2016-07-14
上传用户：zukfu
功能简介： 1.增减学生对象（该对象包含学号、姓名、分数等信息） 2.登记、编辑分数 3.计算出平均成绩 4.统计出优秀（100-90）、良好（89-75）、中等（74-60）和不及格（59-0）的人数百分比 5.按学号查找学生及成绩 6.按成绩分数排序 7.使用图形用户界面
上传时间： 2014-01-01
上传用户：lacsx
A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation results. A co-design example of C and Verilog.
标签： simulation Verilog writing clock
上传时间： 2016-10-12
上传用户：王者A
定时设计一个单片机控制的简易定时报警器。要求根据设定的初始值（59-1秒）进行倒计时，当计时到0时数码管闪烁“00”（以1Hz闪烁），按键功能如下： （1）设定键：在倒计时模式时，按下此键后停止倒计时，进入设置状态；如果已经处于设置状态则此键无效。 （2）递增键：在设置状态时，每按一次递增键，初始值的数字增1。 （3）递减键：在设置状态时，每按一次递减键，初始值的数字减1。 （4）确认键：在设置状态时，按下此键后，单片机按照新的初始值进行倒计时和显示。如果已经处于计时状态则此键无效。 器
上传时间： 2013-12-25
上传用户：waitingfy
JAVA聊天室源代码 大小：1.59 KB (1,638 字节)
上传时间： 2017-01-09
上传用户：ynzfm
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时”“分”“秒”计数器的输出状态六段显示译码器译码。通过六位ＬＥＤ七段显示器显示出来。校时电路器是用来对“时”“分”“秒”显示数字进行校时调整的。 在同一ＣＰＬＤ芯片口集成如下电路模块：
上传时间： 2017-01-15
上传用户：独孤求源
Apache_2.0.59-Openssl_0.9 配置tomcat. Apache_2.0.59-Openssl_0.9 配置tomcat.
上传时间： 2017-03-26
上传用户：liuchee
