//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
0646、555组成的脉冲整形电路（施密特触发器）
标签：
上传时间： 2014-04-09
上传用户：jasonheung
0637、555组成的“投硬币”电路
标签：
上传时间： 2014-04-09
上传用户：缥缈
0648、555组成的双音报警电路
标签：
上传时间： 2014-04-09
上传用户：cmc_68289287
关于555内部的详细讲解及状态分析，以及常见电路设计
上传时间： 2013-11-21
上传用户：xiaohuanhuan
VIP专区-嵌入式/单片机编程源码精选合集系列（104）资源包含以下内容：1. mips命令集详解.2. 数码相框原理图,ZXDP-010 (8302+720).3. CBM2090单片8BIT 16BIT共板原理图.4. 红外线遥控是目前使用最广泛的一种通信和遥控手段。由于红外线遥控装置具有体积小、功耗低、功能强、成本低等特点.5. 时间触发嵌入式系统设计模式 使用8051系列微控制器开发可靠应用.6. 关于555时基电路原理以及应用的介绍说明.7. 一个关于s3c2410_LCD_640*480的驱动程序.8. ipod——touch攻略.9. SDMMC 源码 SD、MMC卡的读写程序.10. 嵌入式试验开发平台简介.11. Mobile phone MMI design reference..12. 我写的stv2248 芯片的驱动程序.13. 应用于S60平台的示例程序.14. YAFFS (Yet Another Flash File System) is now in its second generation and provides a fast robust fil.15. 关于h264的演示 内容不错 希望大家喜欢..16. Michael Barr是Netrino公司的总裁兼创始人.17. 2006年软考的嵌入式系统设计师考试题及答案.18. S3C2440开发板原理图以及成品图片.是硬件开发工程师的好参考资料.19. 一个可以实现嵌入式视频监控系统的服务器软件。.20. 一个可以实现嵌入式视频监控系统的最新版客户端软件。.21. 东软嵌入式高级C培训(2007)).22. 最新的uffs,目前是1.1.2版本.23. NokiaSeries40Book1,介绍了40平台的手机开发.24. 数控编程开发事例,对数控机床的直线和圆户进行插补,.25. 用STR710控制串口及CC1100进行无线通信.26. 非常不错的单片机开发板原理图.27. s3c44b0bootloader分析.28. 以 DSpic30f4011为 SPI SLAVE的范例程式.29. 汉字与字符显示函数。对于任一主函数.30. 最详细最专业的MODBus协议介绍。 给MODBus总线开发的朋友们一些参考！.31. 本文较为详细的介绍了双CPU的C51系统设计中.32. c51的时钟芯片读写函数.33. 本书介绍了PCI局部总线的基本概念,功能,操作规则和使用方法.34. Intel公司的闪存转换层(Flash Translaion Layer)规范指导文件.35. h.261 player with running h.261,p24,h26 file.36. I2C接口协议.37. First of all we would like to thank God Almighty for giving us the strength and confidence in pursi.38. 2008年最新出版Silverlight及Blend学习电子书教程合集.39. 利用VB與VC程式整合開發實現影像物體分類辨識的PLC輸送帶系統.40. 凌阳公司机sunplus1002在这个芯片下.
标签： 光电子
上传时间： 2013-06-25
上传用户：eeworm
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为555，用CMOS 工艺制作的称为7555，除单定时器外，还有对应的双定时器556/7556。555 定时器的电源电压范围宽，可在4.5V~16V 工作，7555 可在3~18V 工作，输出驱动电流约为200mA，因而其输出可与TTL、CMOS 或者模拟电路电平兼容。
上传时间： 2013-10-18
上传用户：农药锋6
最新的HDMI I.3（高清晰度多媒体接口1.3）标准把以前的HDMI 1.0 - 1.2标准所规定的数据传送速度提高了一倍，每对差动信号线的速度达到3.4 Gbps。由于数据传送速度这么高，要求电路板的电容小，确保信号的素质很好，这给电路板的设计带来了新的挑战。在解决这个问题，实现可靠的静电放电（ESD）保护时，这点尤其重要。在HDMI系统设计中增加ESD保护时，如果选用合适的办法，就可以把问题简化。泰科电子的ESD和过电流保护参考设计，符合3.4 GHz的HDMI 1.3规范，达到IEC 61000-4-2关于ESD保护的要求，并且可以优化电路板的空间，所有这些可以帮助设计人员减少风险。本文探讨在HDMI 1.3系统中设计ESD保护的要求和容易犯的错误。 概述 在高清晰度视频系统中增加ESD保护，提出了许多复杂而且令人为难的问题，这会增加成本，会延长产品上市的时间。人们在选择ESD保护方案时，往往是根据解决这个问题的办法实现起来是否容易。不过，最简单的办法也许不可能提供充分的ESD保护，或者在电路板上占用的空间不能让人最满意。有些时候，在开始时看上去是解决ESD保护问题的最好办法，到了后来，会发现需要使用多种电路板材来保证时基信号达到要求。在实现一个充分的静电放电保护时，往往需要在尺寸、静电放电保护的性能以及实现起来是否容易这几方面进行折衷。一直到现在仍然是这样。
上传时间： 2013-10-22
上传用户：18602424091
摘要：本文详细叙述了基于FPGA及单片机K实现时码终端系统的设计方法，该系统可用于对国际通用时间格式码IRIG码（简称B码）的解调，以及产生各种采样、同步频率信号，也可作为其它系统的时基和采样、同步信号的基准。关键词：单片机；IRIG-B格式码；FPGA；解调；控制；接口
上传时间： 2013-12-16
上传用户：CSUSheep
