虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

3.56

  • Cadence SPB16.3 速成教材--龙治铭

    Cadence SPB16.3 速成教材--龙治铭,系统介绍了整个设计流程,从原理图到PCB。

    标签: Cadence 16.3 SPB 教材

    上传时间: 2013-11-16

    上传用户:fandeshun

  • Orcad10.3

    此为ORCAD10.3精简版本。

    标签: Orcad 10.3

    上传时间: 2015-01-02

    上传用户:yanming8525826

  • XAPP452-Spartan-3高级配置架构

    This application note provides a detailed description of the Spartan™-3 configurationarchitecture. It explains the composition of the bitstream file and how this bitstream isinterpreted by the configuration logic to program the part. Additionally, a methodology ispresented that will guide the user through the readback process. This information can be usedfor partial reconfiguration or partial readback.

    标签: Spartan XAPP 452 架构

    上传时间: 2013-11-16

    上传用户:qingdou

  • WP200-将Spartan-3 FPGA用作远程数码相机的低成本控制器

      The introduction of Spartan-3™ devices has createdmultiple changes in the evolution of embedded controldesigns and pushed processing capabilities to the “almostfreestage.” With these new FPGAs falling under $20, involume, with over 1 million system gates, and under $5for 100K gate-level units, any design with programmablelogic has a readily available 8- or 16-bit processor costingless than 75 cents and 32-bit processor for less than $1.50.

    标签: Spartan FPGA 200 WP

    上传时间: 2013-10-21

    上传用户:ligi201200

  • XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

    XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    标签: XAPP FPGA Bank 520

    上传时间: 2013-11-06

    上传用户:wentianyou

  • 华为FPGA设计流程指南

    本部门所承担的FPGA设计任务主要是两方面的作用:系统的原型实现和ASIC的原型验证。编写本流程的目的是: l         在于规范整个设计流程,实现开发的合理性、一致性、高效性。 l         形成风格良好和完整的文档。 l         实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 l         便于新员工快速掌握本部门FPGA的设计流程。  

    标签: FPGA 华为 设计流程

    上传时间: 2013-11-09

    上传用户:cc1015285075

  • PCB走线的比例关系

    导线的电流承载值与导线线的过孔数量焊盘存在的直接关系(目前没有找到焊盘和过孔孔径每平方毫米对线路的承载值影响的计算公式,有心的朋友可以自己去找一下,个人也不是太清楚,不在说明)这里只做一下简单的一些影响到线路电流承载值的主要因素。

    标签: PCB 走线 比例

    上传时间: 2013-10-27

    上传用户:qiao8960

  • proe关系式大全

    用了还是没用上的,大家都来看看啊,呵呵,希望对你会有所帮助   cos()余弦tan()正切sin()正弦sqrt()平方根 asin()反正弦acos()反余弦atan()反正切sinh()双曲线正弦 cosh()双曲线余弦tanh()双曲线正切 注释:所有三角函数都使用单位度。   log()以10为底的对数ln()自然对数 exp()e的幂abs()绝对值   ceil()不小于其值的最小整数 floor()不超过其值的最大整数 可以给函数ceil和floor加一个可选的自变量,用它指定要圆整的小数位数。带有圆整参数的这些函数的语法是: ceil(parameter_name或number,number_of_dec_places) floor(parameter_name或number,number_of_dec_places) 其中number_of_dec_places是可选值: 1、可以被表示为一个数或一个使用者自定义参数。如果该参数值是一个实数,则被截尾成为一个整数。 2、它的最大值是8。如果超过8,则不会舍入要舍入的数(第一个自变量),并使用其初值。 3、如果不指定它,则功能同前期版本一样。   使用不指定小数部分位数的ceil和floor函数,其举例如下: ceil(10.2)值为11 floor(10.2)值为11   使用指定小数部分位数的ceil和floor函数,其举例如下: ceil(10.255,2)等于10.26 ceil(10.255,0)等于11[与ceil(10.255)相同] floor(10.255,1)等于10.2 floor(10.255,2)等于10.26

    标签: proe

    上传时间: 2013-10-20

    上传用户:sevenbestfei

  • Spartan-3 FPGA 的 3.3V 配置应用指南

    摘要:本应用指南提供了一种方法可从3.3V接口对Spartan™-3和Spartan-3L FPGA进行配置。它针对每种配置模式都提供了一组经验证的连接框图。这些框图是完整且可直接使用的解决方案。

    标签: Spartan FPGA 3.3 应用指南

    上传时间: 2015-01-02

    上传用户:ch3ch2oh

  • 智能电动调节阀使用

    一、执行器概述  1、执行器作用    执行器接受调节器的指令信号,经执行机构将其转换成相应的角位移或直线位移,去操纵调节机构,改变被控对象进、出的能量或物料,以实现过程的自动控制。    执行器常常工作在高温、高压、深冷、强腐蚀、高粘度、易结晶、闪蒸、汽蚀、高压差等状态下,使用条件恶劣,因此,它是整个控制系统的薄弱环节。 2、执行器结构与工作原理 3、执行器种类二、QSTP智能电动调节阀简介 2、执行机构的结构组成   图示是一个一体化的直行程电动执行机构。它由相互隔离的电气部分和齿轮传动部分组成,电机作为连接两个隔离部分的中间部件。电机按控制要求输出转矩,通过多级正齿轮传递到梯形丝杆上,梯形丝杆通过螺纹变换转矩为推力。输出轴止动环上连有一个旗杆,旗杆随输出轴同步运行,通过与旗杆连接的齿条板将输出轴位移转换成电信号,提供给智能控制板作为比较信号和阀位反馈输出。

    标签: 智能电动 调节阀

    上传时间: 2013-10-24

    上传用户:wyc199288