虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

2mhz

  • EM78单片机与24Cxx / 85Cxx 串行CMOS EEPROM接口I2C总线读/写的程序 ** (所有时隙均基于2mhz晶体震荡器频率)

    EM78单片机与24Cxx / 85Cxx 串行CMOS EEPROM接口I2C总线读/写的程序 ** (所有时隙均基于2mhz晶体震荡器频率)

    标签: Cxx EEPROM 2mhz CMOS

    上传时间: 2013-12-26

    上传用户:ynsnjs

  • 自制完全成功!!!!ADC0809时钟直接使用AT89C51的ALE信号2mhz P1口段码,P2.0-3位码(P2.0为最右边数码管的位码) P0口数据输入 通道0输入,ADC0809中ST和A

    自制完全成功!!!!ADC0809时钟直接使用AT89C51的ALE信号2mhz P1口段码,P2.0-3位码(P2.0为最右边数码管的位码) P0口数据输入 通道0输入,ADC0809中ST和ALE---P3.0,EOC---P3.2,CLK---ALE.OE---P3.1*/

    标签: 0809 ADC 2.0 2mhz

    上传时间: 2015-09-12

    上传用户:qoovoop

  • 用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2mhz的方波

    用verilog设计密勒解码器 一、题目: 设计一个密勒解码器电路 二、输入信号: 1. DIN:输入数据 2. CLK:频率为2mhz的方波,占空比为50% 3. RESET:复位信号,低有效 三、输入信号说明: 输入数据为串行改进密勒码,每个码元持续时间为8μs,即16个CLK时钟;数据流是由A、B、C三种信号组成; A:前8个时钟保持“1”,接着5个时钟变为“0”,最后3个时钟为“1”。 B:在整个码元持续时间内都没有出现“0”,即连续16个时钟保持“1”。 C:前5个时钟保持“0”,后面11个时钟保持“1”。 改进密勒码编码规则如下: 如果码元为逻辑“1”,用A信号表示。 如果码元为逻辑“0”,用B信号表示,但以下两种特例除外:如果出现两个以上连“0”,则从第二个“0”起用C信号表示;如果在“通信起始位”之后第一位就是“0”,则用C信号表示,以下类推; “通信起始位”,用C信号表示; “通信结束位”,用“0”及紧随其后的B信号表示。 “无数据”,用连续的B信号表示。

    标签: verilog 2mhz DIN CLK

    上传时间: 2013-12-02

    上传用户:wang0123456789

  • 使用AD9852 实现的10~12.2mhz 跳频源使用AD9852 实现的10~12.2mhz 跳频源

    使用AD9852 实现的10~12.2mhz 跳频源使用AD9852 实现的10~12.2mhz 跳频源

    标签: 9852 12.2 MHz AD

    上传时间: 2016-02-22

    上传用户:sk5201314

  • 2mhz的数据时钟恢复电路

    2mhz的数据时钟恢复电路,包括鉴相器、分频器及滤波器

    标签: 2mhz 数据 时钟恢复 电路

    上传时间: 2013-12-26

    上传用户:电子世界

  • 基于s3c9454茶具泡茶定时器程序。S3F9454,FOSC=3.2mhz .include "s3c9454.reg

    基于s3c9454茶具泡茶定时器程序。S3F9454,FOSC=3.2mhz .include "s3c9454.reg

    标签: 9454 s3c9454 include FOSC

    上传时间: 2014-01-12

    上传用户:dianxin61

  • 设计了一个最高可测2mhz频率的频率计

    设计了一个最高可测2mhz频率的频率计,已经运行过了,情况良好

    标签: 2mhz 频率 频率计

    上传时间: 2013-11-30

    上传用户:标点符号

  • 基于FPGA的DQPSK调制解调器研究与设计

    本课题对DQPSK调制解调技术的FPGA实现进行了比较全面的研究,利用DQPSK调制技术实现了码速200Kbps的调制器。调制载频3.2mhz、带宽180KHz、带外抑制大于45dB,调制器设计达到预定要求。解调器硬件完成,软件未全部实现,但完成了CIC滤波器、载波跟踪环、位定时同步、并串转换等几个关键模块的设计。对解调器做了实验测试,验证了相关模块设计的正确性,解调器中重要的载波同步功能已能实现。 在本文中,主要介绍了DQPSK调制解调技术的FPGA实现。着重对差分编解码、成形滤波器、Costas载波跟踪环以及CIC滤波器进行了详细叙述,对硬件设计则做了简要的说明,给出了主要电路图和实物图。 在重要设计环节上,文中进行了比较细致的Matlab仿真及System View仿真,并给出了相关分析与说明。最后,采用VHDL 硬件描述语言对系统进行了设计与实现。文中对位定时同步以及CIC滤波器的可变速设计做了创新与改进。

    标签: DQPSK FPGA 调制解调器

    上传时间: 2013-05-22

    上传用户:michael52

  • AD芯片大全

    AD系列芯片 1.模数转换器 AD1380JD 16位 20us高性能模数转换器(民用级) AD1380KD 16位 20us高性能模数转换器(民用级) AD1671JQ 12位 1.25MHz采样速率 带宽2mhz模数转换器(民用级) AD1672AP 12位 3MHz采样速率 带宽20MHz单电源模数转换器(工业级) AD1674JN 12位 100KHz采样速率 带宽500KHz模数转换器(民用级) AD1674AD 12位 100KHz采样速率 带宽500KHz模数转换器(工业级)

    标签: AD芯片

    上传时间: 2013-05-19

    上传用户:ljmwh2000

  • 超声脉冲功率放大及接收模块

    本模块的脉冲功率发射电路主要集成了超声传感器的前置功率放大驱动电路,它与匹配变压器相连后可直接驱动超声换能器产生超声波。通过改变MCU输出脉冲的频率,该驱动模块可以产生从20KHz~2mhz 的频率,这个频段基本涵盖了目前常见的超声波应用频段。模块的供电范围为12V~24V,工作温度为工业级-40~+85oC,输出脉冲功率可调,最高可达300w,输出阻抗为25mΩ。本模块中的超声脉冲驱动电路基本可以满足目前国内所有超声脉冲功率发射的常规应用要求。接收部分电路主要提供的对接收到的信号进行滤波放大,可根据不同的应用需要调整接收部分的滤波频带和放大倍数,它的输入噪声在输入信号频率为500kHz 的时候可低至50uV,对于接收信号特别微弱的应用场合,如超声波气体流量计和超声物位计中将有良好的表现。

    标签: 超声脉冲 功率 放大 接收模块

    上传时间: 2013-06-19

    上传用户:zmy123