802.11b物理层的simulink建模。模型支持1Mbps, 2Mbps, 5.5Mbps, and 11Mbps 的模式，模型包括帧的生成，BPSK、QPSK调制，巴克码扩展，CCK以及信道频移量的选择和一个AWGN信道。 使用说明：先将压缩包解压缩到一个新文件夹中，改变matlab当前执行目录，然后运行WiFi.mdl文件。 压缩包中包括6个文件：WiFi.mdl，WiFi_lib.mdl，WiFi_init.m，cck_codes.mat，ber_test.m，test_level_1.m。 模型使用标准：IEEE Std 802.11b-1999, 来源于: http://standards.ieee.org/reading/ieee/std/lanman/
上传时间： 2014-08-05
上传用户：黑漆漆
A Low-Power ASIC Implementation of 2Mbps Antenna-Rake Combiner for WCDMA with MRC and LMS Capabilities.pdf
标签： Implementation Antenna-Rake Capabiliti Low-Power
上传时间： 2013-12-16
上传用户：yuzsu
介绍NRF24L01的增强型突发模式（Enhanced ShockBurst Mode）,此模式有效数据速率为2Mbps。其中文件nrf24l01.c实现增强型突发模式，同样提供了发、发的HEX文件便于实验。
标签： ShockBurst Enhanced 2Mbps 24
上传时间： 2014-01-22
上传用户：WMC_geophy
随着对高处理能力、网络通信、实时多任务,超低功耗这些需求的增长,传统8位处理器已经不能满足新产品的要求了,高端嵌入式处理器已经得到了普遍的重视和应用.ARM是目前嵌入式领域应用最广泛的RISC微处理器结构,该文研究了基于ARM处理器的嵌入式系统的开发,介绍了利用一款ARM微处理器和FPGA设计的四路E1中继板卡的硬件结构和工作原理,并在这个硬件平台上进行软件开发的过程.该四路E1收发器能够提供四条E1链路,把带宽从2Mbps提高到8Mbps,能够同时负载120个用户的通信,解决了数字环路系统中卡槽数目限制的问题.目前,建立在G. 703基础上的El接口在分组网、帧中继网、GSM移动基站及军事通信中得到广泛的应用,传送语音信号、数据、图像等业务.文中首先分析了当前数字环路系统的发展现状和趋势,随着网络通信的用户数目及信息量的猛增,拓宽数据传输的通道是一项研究热点,这是开发四路E1收发器的一个目的.接着叙述了数字环路系统的结构和工作原理,即四路E1收发器的应用环境,着重介绍了四路E1板卡在整个系统中所扮演的角色和嵌入式处理器ARM的体系结构和特点,鉴于数据传输中对时钟的要求比较严格,该文还介绍了FPGA技术,应用它主要是为系统提供各个精确的时钟.然后,在分析了四路E1收发器的工作原理和比较了各类处理器特点的基础上,提出了四路E1收发器的硬件设计,分别介绍了时钟模块、系统接口电路、存储系统模块、四通道E1合成器模块、CPU模块以及时隙交换模块.接着,在研究分析了G.703和G.704等通信协议后,再根据系统要求提出了四路E1收发器的软件设计.先介绍了实时操作系统RTXC,详细阐述了ARM处理器启动代码程序的设计,然后给出了在此操作系统下软件设计的整体结构,分四个任务分别阐述此软件功能,其中详细介绍了信令处理模块、接口中断处理模块、系统运行监测模块和RC消息LC消息处理模块.最后介绍了软件和硬件的调试方法以及设计过程中的调试开发过程,整个系统设计完成后,经过反复调试、测验已达到了预期的效果,现正投入使用中.
上传时间： 2013-04-24
上传用户：梦雨轩膂
可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界的一个里程碑。 然而，Turbo码迭代译码复杂度大，导致其译码延时大，故而在工程中的应用受到一定限制，而并行Turbo译码可以很好地解决上述问题。本论文的主要工作是通过硬件实现一种基于帧分裂和归零处理的新型并行Turbo编译码算法。论文提出了一种基于多端口存储器的并行子交织器解决方法，很好地解决了并行访问存储器冲突的问题。 本论文在现场可编程门阵列(FPGA)平台上实现了一种基于帧分裂和篱笆图归零处理的并行Turbo编译码器。所实现的并行Turbo编译码器在时钟频率为33MHz，帧长为1024比特，并行子译码器数和最大迭代次数均为4时，可支持8.2Mbps的编译码数掘吞吐量，而译码时延小于124us。本文还使用EP2C35FPGA芯片设计了系统开发板。该开发板可提供高速以太网MAC／PHY和PCI接口，很好地满足了通信系统需求。系统测试结果表明，本文所实现的并行Turbo编译码器及其开发板运行正确、有效且可靠。 本论文主要分为五章，第一章为绪论，介绍Turbo码背景和硬件实现相关技术。第二章为基于帧分裂和归零的并行Turbo编码的设计与实现，分别介绍了编码器和译码器的RTL设计，还提出了一种基于多端口存储器的并行子交织器和解交织器设计。第三章讨论了使用NIOS处理器的SOC架构，使用SOC架构处理系统和基于NIOSII处理器和uC／0S一2操作系统的架构。第四章介绍了FPGA系统开发板设计与调试的一些工作。最后一章为本文总结及其展望。
上传时间： 2013-04-24
上传用户：ziyu_job1234
用VHDL实现的通信滑码处理，线路为2.3Mbps，通信终端为2Mbps
上传时间： 2015-10-25
上传用户：s363994250
仿真标准串口，用于升级原串口外围设备，或者通过USB 增加额外串口。 ● 计算机端Windows 操作系统下的串口应用程序完全兼容，无需修改。 ● 硬件全双工串口，内置收发缓冲区，支持通讯波特率50bps～2Mbps。 ● 支持5、6、7 或者8 个数据位，支持奇校验、偶校验、空白、标志以及无校验。 ● 支持串口发送使能、串口接收就绪等传输速率控制信号和MODEM 联络信号。 异步串口/RS232/RS485/RS422 转换并口打印机为USB 打印机 EPP 并口和MEM 并口 常用的2 线和4 线同步串口 DD+ 计算机 或者 其它 USB 主机 CH341 转接芯片 CH341 中文手册（一） ２ ● 通过外加电平转换器件，提供RS232、RS485、RS422 等接口。 ● 支持以标准的串口通讯方式间接地访问CH341 外挂的串行EEPROM 存储器。
上传时间： 2013-11-29
上传用户：15736969615
wifi模块，RAK411 是一款完全符合802.11b/g/n 无线协议的Wi-Fi 模块，内部集成完整的TCP/IP 协议栈，支 持ARP、IP、ICMP、TCP 、UDP、DHCP CLIENT、DHCP SERVER、DNS 等多种协议。支持AP 模式， Station 及Ad-hoc。用户可以方便、快速地使用模块实现组网及数据收发。在SPI 接口下，模块最大传输 速率可达2Mbps。
上传时间： 2018-05-17
上传用户：luke242
CH340C设计USB转TLL串口通信模块（原理图+PCB）PADS 9.5版本模块描述：1、CH340C USB转TTL模块以CH340C芯片为核心，内部自带晶振，最高波特率可达2Mbps；2、软件兼容CH341驱动，过流保护，引出相应的通讯接口与电源接口，通讯接口带有指示灯指示工作状态，通讯稳定，体积小3、支持3.3V与5V选择
上传时间： 2021-10-27
上传用户：蓝天小雨
RK3288资料说明： DDR3 方案采用 4x16bit、 2x32bit 等模板； LPDDR2 方案采用 2 x 32bit（168pin）、 1 x 32bit x 2channel（pop216pin）、 1x32bitx 2channel（pop220pin） 等模板； LPDDR3 方案采用 2 x 32bit（178pin）模板 PMIC 方案采用 RT5C620(单节电池)、 ACT8846（双节电池）； Memory 默认为 eMMC Flash，兼容 Nand Flash 及 tSD 的设计； TP 包括 COF 及三种 COB 接法； 显示包括 eDP、单 MIPI、双 MIPI、 LVDS 四种兼容设计； 3G 包括 3G-UNA（DS 7.2Mbps）、 3G-UNA LITE（DS 14.4Mbps） 两种模组兼容； Audio 包括 ES8323（低成本）、 ALC5631、 ALC3224（BT 语音）三种兼容； WIFI 兼容 AP6XXX 各模开发包包含以下几部分资料1、RK3288原厂参考原理图，DSN原始文档。2、RK3288发布原理图修改记录、规格书等3、RK3288原厂参考的DDR模板，包含DSN原理图和pads PCB4、RK3288 PCB库文件总的来说，拿到这份资料之后即可进行RK3288的硬件开发设计，可以画原理图、PCB。
上传时间： 2022-06-12
上传用户：bluedrops
