~~~~~~~~~~~~~~~~~~~~~~~~~~~·
上传时间: 2013-04-24
上传用户:watch100
数字PID的基本类型及其改进型,参数整定方法。
上传时间: 2013-04-24
上传用户:axxsa
Visual C++ 6.0 实例教程.pdf-Visual C++ 6.0 tutorial examples. Pdf\r\n
标签: shilijiaocheng Visual-C 6.0
上传时间: 2013-04-24
上传用户:nbdedu
Keil C51 操作入门及Keil C51 下调试程
上传时间: 2013-04-24
上传用户:VRMMO
SMT32中文手册 关于SMT32F32F10X相关
上传时间: 2013-04-24
上传用户:电子世界
RS(Reed-Solomon)码是差错控制领域中一类重要的线性分组码,由于其出众的纠错能力,被广泛地应用于各种差错控制系统中,以满足对数据传输通道可靠性的要求。 本文主要研究RS码的编译码方法以及基于FPGA(Field Programmable Gate Array)的RS码的实现方法。对所设计的编码译码器的主要性能指标进行了仿真及实际功能测试,并给出了时序仿真波形图和实际测试的结果。最后对于RS软判决译码器的实现进行试探性的研究。 本文的主要工作有:1)采用现场可编程门阵列(FPGA)实现了 RS 码的编码和译码;2)采用更高效的RiBM算法,不仅减少了逻辑单元(Logic Element)的使用量,而且速度上也得到提高;3)用 VHDL 语言实现RS编码译码,包括伽罗华(Galoias)域内的乘法除法器的设计,伴随式求解电路,关键方程求解电路等;4)对于钱搜索电路的实现进行了改进;5)硬件上用ALrERA公司Cyclone系列的。EP1C20F324C8芯片加以实现。
上传时间: 2013-04-24
上传用户:qoovoop
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在,本文在加一比一选模块中采用了全并行结构的设计方法,这种方法虽然增加了硬件的使用面积,却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法,与寄存器交换法相比,回溯算法更适用于FPGA开发设计。为了提高译码性能,减小译码差错,本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪,在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同,FPGA芯片完全采用硬件平台对Viterbi译码器加以实现,这使译码速率得到很大的提升。针对于具体的FPGA硬件实现,本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间: 2013-04-24
上传用户:181992417
三星官方6410核心板原理图,经典,与大家分享
上传时间: 2013-04-24
上传用户:tiantian
目前大型风电场远程监控系统的研究和应用,有实际意义
上传时间: 2013-04-24
上传用户:yjmyjm
该论文介绍二次雷达的基本概念、发展历史、工作流程和运作机理以及单脉冲二次雷达的系统原理,并且对传统的单脉冲二次雷达应答信号处理器的硬件结构进行改进,提出一种全新的应答处理器硬件结构,即FPGA+DSP的混合结构.这种硬件结构的特点是结构灵活,有较强的通用性.该论文围绕FPGA+DSP这种数字信号处理的硬件结构,阐述了它在单脉冲二次雷达应答数字信号处理器中的应用,使用VHDL语言设计FPGA程序,并且给出主要模块的仿真结果.FPGA主要完成距离计数、方位计数、脉冲分解、产生应答数据送给DSP、与PC104交换报表等功能.长时间的成功试验表明,基于FPGA和DSP技术的二次雷达应答信号处理器在3毫秒内可以同时处理四个重叠应答,计算所接收的每一个脉冲的到达方向,得到真实脉冲并且给出脉冲置信度.系统达到了预期的目的.该课题的另外一个重要意义是对传统的二次监视雷达应答信号处理器进行了改进,使单脉冲二次雷达系统的应答处理能力在可靠性、稳定性和系统精度三个方面有质的飞跃.
上传时间: 2013-04-24
上传用户:gokk