STC 定时器2 的操作定时器2 是一个16 位定时/ 计数器。通过设置特殊功能寄存器T2CON 中的C/T2 位，可将其作为定时器或计数器（特殊功能寄存器T2CON 的描述如表1 所列）。定时器2 有3 种操作模式：捕获、自动重新装载（递增或递减计数）和波特率发生器，这3 种模式由T2CON 中的位进行选择（如表2 所列）。表1 特殊功能寄存器T2CON 的描述 1.捕获模式2. 自动重装模式（递增/ 递减计数器）3.波特率发生器模式4.波特率公式汇总5.定时器/ 计数器2 的设置6.可编程时钟输出
上传时间： 2013-11-12
上传用户：zhangzhenyu
本资料是关于Altera公司基本器件的主要介绍（主要特性、优势、适用配置器件、型号、引脚、下载电缆、软件等） 目 录 1、 MAX7000系列器件 2、 MAX3000A系列器件 3、 MAX II 系列器件 4、 Cyclone系列器件 5、 Cyclone II系列器件 6、 Stratix系列器件 7、 Stratix GX系列器件 8、 Stratix II系列器件 9、 HardCopy II结构化ASIC 10、其它系列器件 11、配置器件 12、下载电缆 13、开发软件 14、IP CORE 15、Nios II嵌入式处理器 16、ALTERA开发板 17、ALTERA电源选择
上传时间： 2013-10-16
上传用户：文993
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
上传时间： 2014-01-01
上传用户：maqianfeng
在计算机网络教学过程中，构建具有相当规模的物理无线网络实验环境不切实际。因此，文中在NS-2网络仿真器环境下，设计了3种典型的无线网络路由协议验证性实验，仿真实验直观再现了无线网络路由协议的工作原理，同时给出路由协议的性能评价指标，引导学生提出新的路由协议并进行创新性实验设计，培养学生的创新能力和科研素质。
上传时间： 2013-11-08
上传用户：daguda
2.4GHz 天线设计 实战设计.....
上传时间： 2014-02-16
上传用户：苏苏苏苏
ADXL346是一款小而薄的超低功耗3轴加速度计，分辨率高(13位)，测量范围达±16 g。数字输出数据为16位二进制补码格式，可通过SPI(3线或4线)或I2C®数字接口访问。
上传时间： 2013-11-15
上传用户：二十八号
1.2+ARM+Cortex-M3处理器
上传时间： 2013-11-16
上传用户：caiguoqing
CodeWarrior Development Studio for Microcontrollers v10.2 集成了 RS08, HCS08, ColdFire, ColdFire+, Kinetis, Qorivva MPC56xx和 DSC 架构的开发工具于一个基于Eclipse的开放开发工具平台上。这次课程将介绍关于Eclipse的基础知识和CodeWarrior for MCU v10.2的一些新特性。
标签： Microcontrollers CodeWarrior Development Studio
上传时间： 2013-11-17
上传用户：6546544
DVB-DVD通用升级小板2
标签： DVB-DVD
上传时间： 2013-11-12
上传用户：lanjisu111
Keil_lic-v3.2 注册机
标签： Keil_lic-v 3.2 注册机
上传时间： 2013-10-16
上传用户：xja31415
