tinyos 2.x source 最新代码可以从以下地址CVS下载: cvs -d:pserver:anonymous@tinyos.cvs.sourceforge.net:/cvsroot/
标签： tinyos
上传时间： 2013-04-24
上传用户：juyuantwo
本文基于数据驱动原理提出并用 FPGA 实现了MPEG-2 MP@HL 的视频解码器。该解码器中的各个模块具有高内聚，低耦合的特点。只要各个模块符合数据驱动的工作方式，模块就能自我正常工作。由
上传时间： 2013-06-19
上传用户：y562413679
数字电视技术和超大规模深亚微米的系统级芯片设计技术是当前信息产业中最受关注的两个方向。它们的交叉就是数字电视应用中的一系列系统级芯片和超深亚微米专用集成电路。其中信道处理系统及其相关芯片更是集中了数字信号处理前向纠错编解码等数字电视传输的核心技术，成为设计和开发整个数字电视系统的关键之一。数字高清晰度电视(Digital HDTV)做为第三代电视标准，已成为当今世界高技术竞争的焦点，本文正是从这个交叉点上出发对DVB-H(Digital Video Broadcasting-Handheld)标准中所涉及的信道编码和调制部分进行了研究，重点分析了信道内编码部分的硬件优化实现。本项目完成了DVB-H传输系统信道编码的FPGA硬件设计和实现，系统所有FPGA硬件电路设计采用了Veillog HDL语言编写。同时对清华大学数字电视地面传输标准DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的关键技术做了研究，与DVB标准中的相关技术做了对比。 本文首先对DVB．H以及COFDM的相关理论进行介绍和研究。然后针对DVB-H信道编码调制器中的部分核心算法的FPGA设计和实现进行了详细的研究工作，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的部分设计等。相应地对DVB-H信道解码解调器中的部分算法的FPGA设计的研究工作做了描述，包括符号解交织和比特解交织。同时对清华大学数字电视地面传输标准DMB-T外接收机中频域和时域解交织模块的FPGA设计实现做了描述。 笔者在项目中完成的主要工作有： (1)与项目组成员合作制定系统框架，划分模块。 (2)对所负责的模块，包括外编码、内编码(卷积删余)、内交织(包括比特交织和符号交织)、星座映射、帧形成、OFDM调制的算法进行研究并加以优化，建立软件仿真模型，进行FPGA设计，仿真和实现。
上传时间： 2013-06-10
上传用户：rockjablew
数字通信系统中，在实际信道上传输数字信号时，由于信道传输特性不理想及噪声的影响，接收端所收到的数字信号不可避免地会发生错误。为了减小误码率，提高接收质量，必须采用差错控制编码。对于数字视频通信系统这类高码率，高要求的系统，为了提供优良的图象质量，采用差错控制编码尤为重要。 本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的，提出了纠错编码结合交织技术的实现方案，即RS(204，188，8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利，在编码后可以保持传输流的帧结构和同步字节不改变，使接收端的同步捕获和同步跟踪成为可能。 本文首先简要介绍了差错控制技术，DVB-T系统，以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理，并提出了三类技术的硬件实现方案。其中，重点论述了RS码解码的硬件实现。将RS码解码分为四个模块：伴随式计算，BM迭代，钱搜索和错误值计算，分别讲述每个模块的电路设计方案并给出仿真结果。最后，将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中，按系统需要，加入了接口电路和速率控制的设计。
上传时间： 2013-04-24
上传用户：gcs333
easy，51pro，3.0编程器在2.0的基础上增加了更多的芯片器件
上传时间： 2013-07-25
上传用户：qazwsc
自适应天线技术、扩频技术是提高通信系统抗干扰能力的有效手段.本课题短波电台扩频-自适应天线抗干扰系统的目的是将自适应天线技术与扩频技术结合起来,使短波通信系统具有对抗各种干扰的性能,保证在恶劣的电磁环境中实现正常通信.本文主要工作如下:·研究了强干扰环境下的PN码同步,给出了设计中关键指标的选取原则;·分析了参考信号提取的原理,提出了适合于本课题的设计方案;·给出了扩频伪随机码PN1、导引信号伪随机码PN2的选取方法;·基于FPGA,给出了系统设计中PN码同步,参考信号提取的具体实现.
上传时间： 2013-04-24
上传用户：zzbbqq99n
卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。 本文首先介绍了卷积码的基本概念，阐述了Viterbi算法的原理，重点讨论了决定Viterbi算法复杂度和译码性能的关键因素，在此基础上设计了采用“串-并”结合运算方式的Viterbi译码器，并在Altera EP1C20 FPGA芯片上测试通过。本文的主要工作如下： 1.对输入数据采用了二比特四电平量化的软判决方式，对欧氏距离的计算方法进行了简化，以便于用硬件电路方式实现。 2.对ACS运算单元采用了“串-并”结合的运算方式，和全并行的设计相比，在满足译码速度的同时，节约了芯片资源。本文中提出了一种路径度量值存储器的组织方式，简化了控制模块的逻辑电路，优化了系统的时序。 3.在幸存路径的选择输出上采用了回溯译码方法，与传统的寄存器交换法相比，减少了寄存器的使用，大大降低了功耗和设计的复杂度。 4.本文中设计了一个仿真平台，采用Modelsim仿真器对设计进行了功能仿真，结果完全正确。同时提出了一种在被测设计内部插入监视器的调试方法，巧妙地利用了Matlab算法仿真程序的输出结果，提高了追踪错误的效率。 5.该设计在Altera EP1C20 FPGA芯片上通过测试，最大运行时钟频率110MHz，最大译码输出速率10.3Mbps。 本文对译码器的综合结果和Altera设计的Viterbi译码器IP核进行了性能比较，比较结果证明本文中设计的Viterbi译码器具有很高的工程实用价值。
上传时间： 2013-07-23
上传用户：叶山豪
数字信息在有噪声的信道中传输时，受到噪声的影响，误码总是不可避免的。根据香农信息理论，只要使Es/N0足够大，就可以达到任意小的误码率。采用差错控制编码，即信道编码技术，可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同，信道编码分为分组码与卷积码两类。卷积码的k0和n0较小，实现最佳译码与准最佳译码更加容易。卷积码运用广泛，被ITU选入第三代移动通信系统，作为包括WCDMA，CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构，对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析，并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处：(1)采用通用码表结构，支持可变码率；帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想，利用四个ACS模块并行运行，加快数据处理速度；在ACS模块中，将路径度量值存贮器的存储结构进行优化，防止数据读写的阻塞，缩短存储器读写时间，使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出，提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力，可以运行于40MHZ系统时钟下，内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性，可以方便地应用于CDMA2000移动通信系统。
上传时间： 2013-06-24
上传用户：lingduhanya
2.4寸LCD使用手册，简单，方便，使用C语言编写，51单片机同样可用
上传时间： 2013-04-24
上传用户：moonkoo7
软件无线电是二十世纪九十年代提出的一种实现无线通信的体系结构，被认为是继模拟通信、数字通信之后的第三代无线电通信技术。它的中心思想是：构造一个开放性、标准化、模块化的通用硬件平台，并使宽带模数和数模转换器尽可能靠近天线，从而将各种功能，如工作频段、调制解调类型、数据格式、加密模式、通信协议等用软件来完成。 本论文首先介绍了软件无线电的基本原理和三种结构形式，综述了软件无线电的几项关键技术及其最新研究进展。其中调制解调模块是软件无线电系统中的重要部分，集中体现了软件无线电最显著的优点——灵活性。目前这一部分的技术实现手段多种多样。随着近几年来芯片制造工艺的飞速发展，可编程器件FPGA以其高速的处理性能、高容量和灵活的可重构能力，成为实现软件无线电技术的重要手段。 本论文调制解调系统的设计，选择有代表性的16QAM和QPSK两种方式作为研究对象，采用SystemView软件作为系统级开发工具进行集成化设计。在实现系统仿真和FPGA整体规划后，着重分析用VHDL实现其中关键模块以及利用嵌入FPGA的CPU核控制调制解调方式转换的方法。同时，在设计中成功地调用了Xilinx公司的IP核，实现了设计复用。由于FPGA内部逻辑可以根据需要进行重构，因而硬件的调试和升级变得很容易，而内嵌CPU使信号处理过程可以用软件进行控制，充分体现了软件无线电的灵活性。 通过本论文的研究，初步验证了在FPGA内实现数字调制解调过程及控制的技术可行性和应用的灵活性，并对将来的扩展问题进行了研究和讨论，为实现完整的软件无线电系统奠定了基础。
上传时间： 2013-04-24
上传用户：libenshu01
