检测输入数据中的“10110”序列，并记录检测到的序列的数目，当序列数目大于15时溢出。 输入信号：iclk //输入时钟 rst_ //复位信号 din //输入串行数据 输出信号：[3:0] catch //检测到的序列的数目 overflow //数目大于15 ，溢出
标签： 10110 检测 数据 序列
上传时间： 2014-07-26
上传用户：黑漆漆
高亮度LED应用解决方案 苏州硅能半导体科技股份有限公司
标签： LED 高亮度 方案
上传时间： 2013-07-26
上传用户：dsgkjgkjg
检测“10110”序列的verilogHDL语言，使用状态机实现序列检测
标签： 序列检测
上传时间： 2017-09-26
上传用户：tc280
