以MSP430单片机为核心，设计的晶体管图形参数测试仪，能完成PNP与NPN管的自动识别和输入输出曲线绘制现实（12864现实），菜单输入，使用触摸屏
上传时间： 2013-04-24
上传用户：yw14205
FPGA是一种可通过用户编程来实现各种数字电路的集成电路器件。用FPGA设计数字系统有设计灵活、低成本，低风险、面市时间短等好处。本课题在结合国际上FPGA器件方面的各种研究成果基础上，对FPGA器件结构进行了深入的探讨，重点对FPGA的互连结构进行了分析与优化。FPGA器件速度和面积上相对于ASIC电路的不足很大程度上是由可编程布线结构造成的，FPGA一般用大量的可编程传输管开关和通用互连线段实现门器件的连接，而全定制电路中仅用简单的金属线实现，传输管开关带来很大的电阻和电容参数，因而速度要慢于后者。这也说明，通过优化可编程连接方式和布线结构，可大大改善电路的性能。本文研究了基于SRAM编程技术的FPGA器件中逻辑模块、互连资源等对FPGA性能和面积的影响。论文中在介绍FPGA器件的体系构架后，首先对开关矩阵进行了研究，结合Wilton开关矩阵和Disioint开关矩阵的特点，得到一个连接更加灵活的开关矩阵，提高了FPGA器件的可布线性，接着本课题中又对通用互连线长度、通用互连线间的连接方式和布线通道的宽度等进行了探讨，并针对本课题中的FPGA器件，得出了一套适合于中小规模逻辑器件的通用互连资源结构，仿真显示新的互连方案有较好的速度和面积性能，在互连资源的面积和性能上达到一个很好的折中。 接下来课题中对FPGA电路的可编程逻辑资源进行了研究，得到了一种逻辑规模适中的粗粒度逻辑块簇，该逻辑块簇采用类似Xilinx 公司的FPGA产品的LUT加触发器结构，使逻辑块簇内部基本逻辑单元的联系更加紧密，提高了逻辑资源的功能和利用率。随后我们还研究了IO模块数目的确定和分布式SRAM结构中编程电路结构的设计，并简单介绍了SRAM单元的晶体管级设计原理。最后，在对FPGA构架研究基础上，完成了一款FPGA电路的设计并设计了相应的电路测试方案，该课题结合CETC58研究所的一个重要项目进行，目前已成功通过CSMC0.6μm 2P2M工艺成功流片，测试结果显示其完全达到了预期的性能。
上传时间： 2013-04-24
上传用户：6546544
图解晶体管电路 192页 4.8M本书是“实用电子电路设计丛书”之一，共分上下二册。本书作为下册主要介绍晶体管/FET电路设计技术的基础知识和基本实验，内容包括FET放大电路、源极跟随器电路、功率放大器、电压/电流反馈放大电路、晶体管/FET开关电路、模拟开关电路、开关电源、振荡电路等。上册则主要介绍放大电路的工作、增强输出的电路、功率放大器的设计与制作、拓宽频率特性等。 本书面向实际需要，理论联系实际，通过大量具体的实验，抓住晶体管、FET的工作图像，以达到灵活运用这些器件设计应用电路的目的。
上传时间： 2013-05-16
上传用户：lw4463301
机械工业出版社，经典晶体管电子线路300例，任致程等编著。该书精选了常用的经典电路303例，分为整流、滤波、稳压、调压、开关、门、自动控制、放大、振荡、指示、保护、测试等电路。
上传时间： 2013-08-02
上传用户：skhlm
机械工业出版社，经典晶体管电子线路300例，任致程等编著。该书精选了常用的经典电路303例，分为整流、滤波、稳压、调压、开关、门、自动控制、放大、振荡、指示、保护、测试等电路。
上传时间： 2013-04-24
上传用户：wweqas
机械工业出版社，经典晶体管电子线路300例，任致程等编著。该书精选了常用的经典电路303例，分为整流、滤波、稳压、调压、开关、门、自动控制、放大、振荡、指示、保护、测试等电路。
上传时间： 2013-06-29
上传用户：axxsa
现场可编程门阵列(FPGA)是一种可实现多层次逻辑器件。基于SRAM的FPGA结构由逻辑单元阵列来实现所需要的逻辑函数。FPGA中，互连线资源是预先定制的，这些资源是由各种长度的可分割金属线，缓冲器和．MOS管实现的，所以相对于ASIC中互连线所占用的面积更大。为了节省芯片面积，一般都采用单个MOS晶体管来连接逻辑资源。MOS晶体管的导通电阻可以达到千欧量级，可分割金属线段的电阻相对于MOS管来说是可以忽略的，然而它和地之间的电容达到了0.1pf[1]。为了评估FPGA的性能，用HSPICE仿真模型虽可以获得非常精确的结果，但是基于此模型需要花费太多的时间。这在基于时序驱动的工艺映射和布局布线以及静态时序分析中都是不可行的。于是，非常迫切地需要一种快速而精确的模型。 FPGA中连接盒、开关盒都是由MOS管组成的。FPGA中的时延很大部分取决于互连，而MOS传输晶体管在互连中又占了很大的比重。所以对于MOS管的建模对FPGA时延估算有很大的影响意义。对于MOS管，Muhammad[15]采用导通电阻来代替MOS管，然后用。Elmore[3]时延和Rubinstein[4]时延模型估算互连时延。Elmore时延用电路的一阶矩来近似信号到达最大值50％时的时延，而Rubinstein也是通过计算电路的一阶矩估算时延的上下边界来估算电路的时延，然而他们都是用来计算RC互连时延。传输管是非线性器件，所以没有一个固定的电阻，这就造成了Elmore时延和Rubinstein时延模型的过于近似的估算，对整体评估FPGA的性能带来负面因素。 本论文提出快速而精确的现场可编程门阵列FPGA中的互连资源MOS传输管时延模型。首先从阶跃信号推导出适合50％时延的等效电阻模型，然后在斜坡输入的时候，给出斜坡输入时的时延模型，并且给出等效电容的计算方法。结果验证了我们精确的时延模型在时间上的开销少的性能。 在岛型FPGA中，单个传输管能够被用来作为互连线和互连线之间的连接，或者互连线和管脚之间的连接，如VPR把互连线和管脚作为布线资源，管脚只能单独作为输入或者输出管脚，以致于它们不是一个线网的起点就是线网的终点。而这恰恰忽略了管脚实际在物理上可以作为互连线来使用的情况(VPR认为dogleg现象本身对性能提高不多)。本论文通过对dogleg现象进行了探索，并验证了在使用SUBSET开关盒的情况下，dogleg能提高FPGA的布通率。
上传时间： 2013-07-24
上传用户：yezhihao
·晶体管电路设计（下）(铃木雅臣)
上传时间： 2013-08-01
上传用户：xz85592677
·晶体管电路设计（下）(铃木雅臣)
上传时间： 2013-08-05
上传用户：黑漆漆
·晶体管电路设计（上）(铃木雅臣)
上传时间： 2013-07-07
上传用户：vans
