随着通信技术和计算机技术的发展,多媒体的应用与服务越来越广泛,视频压缩编码技术也随之成为非常重要的研究领域。运动估计是视频压缩编码中的一项关键技术。由于视频编码系统的复杂性主要取决于运动估计算法,因此如何找到一种可靠、快速、性能优良的运动估计算法一直是视频压缩编码的研究热点。运动估计在视频编码器中承担的运算量最大、控制最为复杂,由于对视频编码的实时性要求,因此运动估计模块一般都采用硬件来设计。 本文的目的是在FPGA芯片上设计实现一种更优的易于硬件实现的块匹配运动估计算法——二步搜索算法。全文首先讨论了块匹配运动估计理论及其主要技术指标,介绍了运动估计技术在MPEG-4中的应用,然后在对典型的运动估计算法进行分析比较的基础上讨论了一种性能和硬件实现难易度综合指数较高的二步搜索算法。本文对已有的用于全搜索算法实现的VLSI结构进行了改进,设计了符合二步搜索算法要求的FPGA实现结构,并在对其理论分析之后,对实现该算法的运动估计模块进行了功能模块的划分,并运用VerilogHDL硬件描述语言、ISE及Modelsim开发工具在Spartan-IIEXC2S300eFPGA芯片上完成了对各功能模块的设计、实现与时序仿真。最后,对整个运动估计模块进行了仿真测试,给出了其在FPGA上搭建实现后的时序仿真波形图与占用硬件资源情况,通过对时序仿真结果可知本文设计的各功能模块工作正常,并且能够协同工作,整个运动估计模块能够正确的实现二步搜索运动估计算法,并输出正确的运动估计结果;通过对占用硬件资源及时钟频率情况的分析验证了本文设计的二步搜索运动估计算法的FPGA实现结构具备先进性和实时可实现性。
上传时间: 2013-05-27
上传用户:wpt
经典书籍-电磁兼容和印刷电路板-理论设计和布线 电磁兼容和印刷电路板-理论设计和布线
上传时间: 2013-07-19
上传用户:damozhi
电台广播在我们的社会生活中占有重要的地位。随着我国广播事业的发展,对我国广播业开发技术、信号的传输质量和速度提出了更高更新的要求,促使广播科研人员不断更新现有技术,以满足人民群众日益增长的需求。 本论文主要分析了现行广播发射台的数字广播激励器输入接口的不足之处,根据欧洲ETS300799标准,实现了一种激励器输入接口的解决方案,这种方案将复接器送来的ETI(NA,G704)格式的码流转换成符合ETS300799标准ETI(NI)的标准码流,并送往后面的信道编码器。ETI(NA,G704)格式与现行的ETI(NI,G703)格式相比,主要加入了交织和RS纠错编码,使得信号抗干扰能力大大加强,提高了节目从演播室到发射台的传输质量,特别是实时直播节目要求信号质量比较好时具有更大的作用。 本论文利用校验位为奇数个的RS码,对可检不可纠的错误发出报警信号,通过其它方法替代原有信号,对音质影响不大,节省了纠正这个错误的资源和开发成本。 同时,我们采用FPGA硬件开发平台和VHDL硬件描述语言编写代码实现硬件功能,而不采用专用芯片实现功能,使得修改电路和升级变得异常方便,大大提高了开发产品的效率,降低了成本。 经过软件仿真和硬件验证,本系统已经基本实现了预想的功能,扩展性较好,硬件资源开销较小,具有实用价值。
上传时间: 2013-07-15
上传用户:afeiafei309
H.264/AVC是国际电信联盟与国际标准化组织/国际电工委员会联合推出的活动图像编码标准,简称H.264。作为最新的国际视频编码标准,H.264/AVC与MPEG-4、H.263等视频编码标准相比,性能有了很大的提高,并已在流媒体、数字电视、电话会议、视频存储等诸多领域得到广泛的应用。 本论文的研究课题是基于H.264/AVC视频编码标准的CAVLC(Context-based Adaptive Variable Length Coding,基于上下文的自适应可变长编码)编码算法研究及FPGA实现。对于变换后的熵编码,H.264/AVC支持两种编码模式:基于上下文的可变长编码(CAVLC)和基于上下文的自适应算术编码(CABAC,Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中,尽管CAVLC算法也是采用了VLC编码,但是同以往标准不同,它所有的编码都是基于上下文进行。这种方法比传统的查单一表的方法提高了编码效率,但也增加了设计上的困难。 作者在全面学习H.264/AVC协议和深入研究CAVLC编码算法的基础上,确定了并行编码的CAVLC编码器结构框图,并总结出了影响CAVLC编码器实现的瓶颈。针对这些瓶颈,对CAVLC编码器中的各个功能模块进行了优化设计,这些优化设计包括多参考块的表格预测法、快速查找表法、算术消除法等。最后,用Verilog硬件描述语言对所设计的CAVLC编码器进行了描述,用EDA软件对其主要功能模块进行了仿真,并在Cyclone II系列EP2C20F484的FPGA上验证了它们的功能。结果表明,该CAVLC编码器各编码单元的编码速度得到了显著提高且均能满足实时通信要求,为整个CAVLC编码器的实时通信提供了良好的基础。
上传时间: 2013-06-04
上传用户:libenshu01
LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下,结合连续相位MSK调制,满足归一化信噪比SNR=2dB时,系统误码率低于10-4。根据课题背景,本文主要研究基于FPGA的LDPC编码器设计与实现。 LDPC码的编码复杂度往往与其帧长的平方成正比,编码复杂度大,成为编码硬件实现的一个障碍;论文针对实际系统的预期指标,通过对多种矩阵构造算法的预选方案及影响LDPC码性能参数仿真分析,基于1/2码率,1024和2048两种帧长,设计了三种编码器的备选方案,分别为直接下三角编码器,串行准循环编码器和二阶准循环编码器。 对于每种编码器,分别设计了其整体结构,并对每种编码器的功能模块进行深入研究,设计完成后利用第3方软件MODELSIM对编码器进行了时序仿真;根据时序仿真结果和综合报告对三种编码方案进行比较,最终选择串行准循环编码器作为硬件实现的编码方案。 最后,在FPGA中硬件实现了串行准循环编码器并对其进行测试,利用MATLAB仿真程序和串口通信工具最终验证了这种编码器的正确性和硬件可实现性。
上传时间: 2013-08-02
上传用户:林鱼2016
LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动,成为研究的热点。随着研究的不断深入和技术的发展,目前,LDPC码已经被多个通信系统定为信道编码方案,并被应用到第二代数字视频广播卫星(DVB—S2)通信系统中。由于LDPC码译码过程中所涉及的数据量庞大,译码时序控制复杂,如何实现LDPC码译码器成为了人们研究的重点。 论文以基于FPGA实现LDPC码译码器为研究目标,主要对译码算法选择、译码数据量化、定点数据表示方式、译码算法关键运算单元的FPGA设计和译码的时序控制进行了深入研究。首先分析了LDPC码的基本译码原理和常用译码算法。然后重点分析了BP算法、Log-BP算法、最小和算法和归一化最小和算法,并对四种译码算法的纠错性能和译码复杂度进行比较论证,选出适合硬件实现的译码方案。结合通信系统,对译码算法进行仿真分析,确定了译码算法的各个参数值和译码量化方案。 在系统仿真分析论证的基础之上,以归一化最小和译码算法为理论方案,利用硬件描述语言编写译码功能模块,并基于FPGA实现了固定译码长度的LDPC码译码器,利用MATLAB和Modelsim分别对译码器进行了功能验证和时序验证,最后模拟通信系统完成了译码器的硬件测试。
上传时间: 2013-04-24
上传用户:1234567890qqq
本论文是以GSM基站系统为对象研究了软件无线电思想在移动通信中应用的可行性,通过构造一个具有开放性、标准化、模块化的通用硬件平台,用软件来完成各种功能。 本文首先从整体上介绍了GSM移动通信系统及其实现过程,通过大量的Matlab仿真详细论述了GSM蜂窝通信系统中的语音编码、信道编码、交织、加密、调制等技术。 其次,文中介绍了GSM信道编码规则,其中重点阐述了CRC、卷积码和交织码的基本原理和算法实现,并完成了三者编码译码的软件设计,采用FPGA技术实现并验证了设计的正确性。 最后,对GMSK调制和解调的原理及特点进行论述,并提出了软件实现的可行性方案,为下一步的软件设计打下了坚实的基础。硬件试验平台是软件实现的基础,因此,文中进行了详细的分析与设计,并给出了部分电路设计图,对相关课题的研究具有一定的指导意义和参考价值。
上传时间: 2013-07-11
上传用户:plsee
H.264/AVC是ITU-T和ISO联合推出的新标准,采用了近几年视频编码方面的先进技术,以较高编码效率和网络友好性成为新一代国际视频编码标准。 本文以实现D1格式的H.264/AVC实时编码器为目标,作者负责系统架构设计,软硬件划分以及部分模块的硬件算法设计与实现。通过对H.264/AVC编码器中主要模块的算法复杂度的评估,算法特点的分析,同时考虑到编码器系统的可伸缩性,可扩展性,本文采用了DSP+FPGA的系统架构。DSP充当核心处理器,而FPGA作为协处理器,针对编码器中最复杂耗时的模块一运动估计模块,设计相应的硬件加速引擎,以提供编码器所需要的实时性能。 H.264/AVC仍基于以前视频编码标准的运动补偿混合编码方案,其中一个主要的不同在于帧间预测采用了可变块尺寸的运动估计,同时运动向量精度提高到1/4像素。更小和更多形状的块分割模式的采用,以及更加精确的亚像素位置的预测,可以改善运动补偿精度,提高图像质量和编码效率,但同时也大大增加了编码器的复杂度,因此需要设计专门的硬件加速引擎。 本文给出了1/4像素精度的运动估计基于FPGA的硬件算法设计与实现,包括整像素搜索,像素插值,亚像素(1/2,1/4)搜索以及多模式选择(支持全部七种块分割模式)。设计中,将多处理器技术和流水线技术相结合,提供高性能的并行计算能力,同时,采用合理的存储器组织结构以提供高数据吞吐量,满足运算的带宽要求,并使编码器具有较好的可伸缩性。最后,在Modelsim环境下建立测试平台,完成了对整个设计的RTL级的仿真验证,并针对Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件进行优化,从而使工作频率最终达到134MHz,分析数据表明该模块能够满足编码器的实时性要求。
上传时间: 2013-07-24
上传用户:sn2080395
本文重点研究的是补偿编码键控(CCK)的调制与解调算法原理,以及基于FPGA进行的系统设计实现。作为IEEE802.11b标准中关键的调制技术,CCK码具有良好的相关特性,能够在高速率传输数据的同时有效的克服多径效应。本文首先对WLAN的结构和特点进行了简单介绍,对其中的IEEE802.11b标准进行了研究,并着重分析了其物理层基带部分的结构和规范。然后系统的介绍了CCK码的特点,重点对11Mb/s模式下基于“基本CCK码字集”的CCK调制原理和基于快速沃尔什变换(FWT)块的CCK解调原理进行了分析讨论。接下来通过在Matlab中对调制和解调方案的仿真,得到了正确的理论数据,并验证了系统设计的可行性。最后在Xilinx公司的ISE6.2开发环境下,使用硬件描述语言Verilog HDL对CCK调制和解调系统在FPGA中进行了设计,然后将整个系统在ModelSim中进行了功能仿真。理论分析和仿真结果的比较表明系统设计是正确的,而且系统性能良好。 本文所设计的基于FPGA的CCK调制和解调系统具有集成度高、稳定性强和能够在线软件更新等特点。研究成果可以给将来设计更高性能、更高集成度的基带WLAN芯片提供基础。
上传时间: 2013-06-02
上传用户:yoleeson
在视频传输系统中,最大障碍是视频数据的大数据量传输。故压缩就显得尤为必要。MJPEG是以25帧每秒传输的JPEG图像。本文根据JPEG基本压缩模式,通过前端图像采集芯片输出标准的4:2:2格式的图像流,在XILINX公司的SPARTAN IIE芯片下压缩,获得了良好效果,压缩比达到10:1。中间的各个环节同MATLAB下同等压缩相比,除了精度上有点差别外,基本一致。同专用芯片相比,比专用芯片灵活得多,FPGA内部全部是可编程,烧写不同的程序便可实现不同的压缩。同DSP相比,压缩时间极大的提高,同周霖的“基于DSP技术的静态图像压缩编码”一文中编码所需的时间进行比较(DCT变换消耗4224个指令,量化Z排序耗960指令,huffman编码至少耗1400指令),假设令其采用6000系列DSP,指令周期为6ns,运算速度为1336MIPS。压缩一个8*8DCT块,采用高档的DSP,消耗39tJs,而采用27M的FPGA只需6us,若采用FPGA内部自带的DLL将时钟倍频到54M,则只需要3us.本设计同传统的压缩实现方式相比,在速度和灵活性上有了极大的提高。
上传时间: 2013-04-24
上传用户:TI初学者