虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

黑客工具、黑客技术

  • 能馈式交流电子模拟负载的研究.rar

    随着电力电子技术的发展,各类电力电子装置应运而生,这些产品在出厂前需要根据不同的需要进行相应的测试和校验。传统的负载测试存在着能耗大、灵活性差等诸多缺点,已经越来越不能满足各种测试场合的要求,特别是一些要求用动态变化的负载、非线性负载、具有负阻特性的负载以及有源负载等测试场合。因此针对这一问题,本文利用电力电子技术结合计算机技术、控制技术等设计了一种通用的交流电子负载模拟装置,以满足各种测试场合的要求。 @@ 交流电子负载是一种可以模拟真实负载的电力电子装置,它不但可以模拟传统的线性负载,也可以模拟各种非线性负载、有源负载等其他形式的负载。目前国内外对电子负载的研究还不成熟,有些是使交流电源按照一定的功率放电,但是输出电流却与真实负载测试下的电流有较大的差别;而有些虽然能够准确控制电源的放电电流取得和真实负载一样的效果,但试验电能完全被消耗掉,造成很大的浪费。本文研究的新型交流电子负载克服了以上电子负载方案的缺点,可以满足各种试验场合的测试需求,能够在很大程度上减少能量浪费,丰富试验样式且节约试验成本。 @@ 本文分析了能馈式交流电子负载的模拟原理,确定了采用中间直流环节的交-直-交主电路结构,其一端接待测交流电源,另一端接低压交流电网。前级负载模拟环节和后级能量回馈环节均采用可四象限运行的电压型PWM(Pulse Width Modulation)变换器。负载模拟环节直接与待测电源连接,采用电流滞环瞬时值比较方式,使电源输出的实际电流信号准确、快速的跟踪其指令电流信号值,使得电子负载对待测电源呈现设定的负载形式,完成电子负载的模拟功能;能量回馈环节与电网连接,通过控制输出电流与电网电压同频、同相位,实现试验电能的单位功率因数回馈电网的目的,变换器的控制采用常规的双闭环控制方式,电流内环控制实际电流跟踪指令值的变化,电压外环通过控制输出电流的大小使直流侧母线电压稳定为设定指令值。 @@ 电子负载系统在负载模拟部分通过人机接口设定具体负载形式和负载属性,为了更加准确快速的得到电流指令信号值,文中采用更加直接的数值计算方 法,由数字信号处理器实时计算出该给定负载模式下的指令电流值。使用交流小信号分析法得到了系统的频域方块图,并对主电路元件参数以及调节器进行了优化设计。针对大功率开关管开关频率存在的限制,本文提出了几种提高电流跟踪精度的改进方法,取得了良好的效果。整个系统在PSIM平台上进行了不同工作模式下的仿真,仿真结果表明方案切实可行。最后依据仿真方案设计基于TMS320F2812的控制系统和功率电路,使用PROTEL软件进行了原理图的绘制。@@关键词:电子负载;能量回馈;电压型变换器;滞环PWM电流控制;双闭环;PWM整流器

    标签: 能馈式 交流电子 模拟负载

    上传时间: 2013-05-26

    上传用户:saharawalker

  • 线束导通检测与管线气密检测系统的设计.rar

    线束导通检测与管线气密检测系统是一种保证线束质量和可靠性以及管线密闭性的最基本测试仪器,它可以剔除大量线束连接中出现的短路、断路、误配线和接触不良等故障,也可以用于检测管线的气密性是否符合实际生产要求,从而提高相关工业产品的质量及稳定性。 本文详细介绍了线束导通检测与管线气密检测系统的硬件制作及软件设计。论文首先阐述了课题背景和线束导通检测与管线气密检测装置发展的国内外现状,同时对线束测试的基本原理和几种常见的失效模式进行了分析。随后详细介绍本系统的总体设计方案和设计思路以及系统的结构组成。文章主体主要分为三大部分内容,第一部分为线束检测系统的设计,第二部分为管线气密检测系统的设计,第三部分为检测信息编辑PC机软件的设计。三大部分涵盖软、硬件的设计研究,但在设计及功能上相对独立,故分开进行介绍。 作为第一部分线束检测系统设计的开头篇,第二章详细介绍了系统的导通检测、数据读写、人机交互等各个模块的硬件设计。第三章以第二章所介绍的硬件结构为基础,从线束检测算法、数据通信、数据存取等方面逐层进行探讨,从而完成对线束检测系统软件部分的介绍。按照第一部分的模式,第二部分所包含的四、五两章对本系统中的管线气密检测部分分别从硬件和软件的角度进行详细介绍和深度剖析。第三部分主要介绍基于MFC的PC机信息编辑软件的开发,分别从开发工具、软件架构、算法等方面进行详尽的阐述。 本论文介绍的汽车线束检测系统可以支持最多1024个线束点,8路气密管线的检测,并且能管理并存储线束测试的大量数据,方便操作人员查看线束测试情况,同时线束检测部分具有自学习功能,应用前景十分广阔。

    标签: 线束 导通 检测

    上传时间: 2013-04-24

    上传用户:lmq0059

  • 基于DSP的交流伺服控制系统的研究.rar

    随着现代电机技术、现代电力电子技术、微电子技术、控制技术及计算机技术等支撑技术的快速发展,先前困扰着交流伺服系统的电机控制复杂、调速性能差等问题取得了突破性的进展。交流伺服系统的性能日渐提高,价格趋于合理。交流伺服系统取代直流伺服系统尤其是在高精度、高性能要求的伺服驱动领域成了现代伺服控制系统的一个发展趋势。由于感应电机具有结构坚固,制造容易,价格低廉等优势,因而感应电机伺服系统具有很好的发展前景,代表了将来交流伺服技术的发展方向。 首先,本文结合大量的文献资料,总结和分析了当前交流伺服系统的发展现状,明确了加强开发交流感应电机伺服系统的意义。 其次,深入研究了矢量控制的坐标变换理论和交流感应电机的数学模型。在此基础阐述了基于转子磁场定向的矢量控制原理,建立其相应的控制方程。结合空间矢量脉宽调制(SVPWM)的原理,提出了交流伺服系统的控制方案。 再次,本研究以DSP TMS320F2812A为核心控制单元,以一体化智能功率模块(ASIPM)为功率电路主体,基于模块化设计原则设计和实现了一台软、硬件结合的全数字化控制系统;并对设计中的一些关键环节进行了理论研究和实践探索。 最后,对感应电机伺服系统进行了试验研究。本文通过实验分析,验证了系统设计方案的有效性和可行性,并指出了系统进一步的改进方向。

    标签: DSP 交流伺服 控制系统

    上传时间: 2013-06-01

    上传用户:ligong

  • 基于DSP空间矢量PWM变频调速系统的研究.rar

    本论文主要以TI公司的TMS320LF2407A型DSP为电机控制核心芯片,进行了空间矢量PWM变频调速系统的研究,并对DSP用于双馈调速的进行了探讨.本文总结了电力电子器件、PWM技术、电机变频控制技术的发展和现状,并通过分析和总结正弦脉宽调制(SPWM)技术和电压空间矢量(SVPWM)控制技术的特点,得出SVPWM控制技术在变频调速数字控制上有较大的优势和广阔的应用前景.本文设计了空间矢量变频调速系统,并获到了较理想的SVPWM控制波形,基本达到控制系统要求.同时在DSP用于双馈调速的探讨中,提出了一种转子感应电势检测的解决方案,获得了MULTISIM仿真波形;给出了DSP控制的双馈调速系统框图及一些相关软件算法.

    标签: DSP PWM 空间矢量

    上传时间: 2013-08-02

    上传用户:whenfly

  • 基于CAN总线的嵌入式测控系统的研究.rar

    本文在分析了嵌入式技术及控制系统的发展概况后,首先对现场总线,主要是CAN总线的技术特点进行了全面的介绍,并重点对CAN总线网络中数据传输的实时性问题及改善的方案进行了分析和研究。之后利用嵌入式技术实现了基于CAN总线的网络测控系统。该系统的主控节点,即ARM平台采用32位的嵌入式处理器AR2M和嵌入式实时操作系统μC/OS-Ⅱ来实现,并在该平台上完成了系统多任务的建立,包括与底层CAN网络的通信、液晶显示输出和嵌入式Web服务器等。 论文共分六章。第一章介绍了控制系统的发展过程、嵌入式技术及其发展现状,并引出了课题的背景和研究意义,给出了主要研究内容。第二章着重介绍了CAN现场总线技术,并对其工作原理和CAN总线系统的实时性进行了分析。第三章论述了CAN总线测控网络的实现以及CAN测控网络与Internet集成的必要性,并给出了本文的系统设计方案、工作原理和组成。第四章论述了基于CAN总线的嵌入式测控系统的设计与实现,详细阐述了系统的硬件、软件设计思路和实现方法。硬件方面,介绍了硬件平台中的主处理器LPC2292和整个硬件逻辑模块。软件设计上实现了μC/OS-Ⅱ实时操作系统在ARM7上的移植,并完成了嵌入式系统下多任务的建立。第五章介绍了以QXLPC-Ⅲ过程控制系统为应用对象,进行的实际应用实验,该实验对被控过程的部分物理量进行了检测,验证了本方案的可行性。第六章对全文进行了总结,给出了有待进一步研究的问题,并对后续工作进行了展望。

    标签: CAN 总线 嵌入式

    上传时间: 2013-06-03

    上传用户:zttztt2005

  • 数字逻辑电路的ASIC设计.pdf.rar

    书名:数字逻辑电路的ASIC设计/实用电子电路设计丛书 作者:(日)小林芳直 著,蒋民 译,赵宝瑛 校 出版社:科学出版社 原价:30.00 出版日期:2004-9-1 ISBN:9787030133960 字数:348000 页数:293 印次: 版次:1 纸张:胶版纸 开本: 商品标识:8901735 编辑推荐 -------------------------------------------------------------------------------- 内容提要 -------------------------------------------------------------------------------- 本书是“实用电子电路设计丛书”之一。本书以实现高速高可靠性的数字系统设计为目标,以完全同步式电路为基础,从技术实现的角度介绍ASIC逻辑电路设计技术。内容包括:逻辑门电路、逻辑压缩、组合电路、Johnson计数器、定序器设计及应用等,并介绍了实现最佳设计的各种工程设计方法。 本书可供信息工程、电子工程、微电子技术、计算技术、控制工程等领域的高等院校师生及工程技术人员、研制开发人员学习参考。 目录 -------------------------------------------------------------------------------- 第1章 ASIC=同步式设计=更高可靠性设计方法的实现 1.1 面向高性能系统的设计 1.2 同步电路的不足 1.3 同步电路设计 1.4 ASIC机能设计方法有待思考的地方 第2章 逻辑门电路详解 2.1 逻辑门电路的最基本的知识 2.2 加法电路及其构成方法 2.3 其他输入信号为3位的逻辑单元 2.4 复合逻辑门电路的调整 第3章 逻辑压缩与奎恩·麦克拉斯基法 3.1 除去玻色项的方法 3.2 奎恩·麦克拉斯基法 第4章 组合电路设计 4.1 选择器、解码器、编码器 4.2 比较和运算电路的设计 第5章 计数器电路的设计 5.1 计数器设计的基础 5.2 各种各样的计数器设计 5.3 LFSR(M系列发生器)的设计 第6章 江逊计数器 6.1 设计高可靠性的江逊计数器 6.2 冲刷顺序的组成 第7章 定序器设计 7.1 定序器电路设计的基础知识 7.2 把江逊计数器制作成状态机 7.3 一比特热位状态机与江逊状态机 7.4 跳跃动作的设计 第8章 定序器的高可靠化技术 8.1 高可靠性定序器概述 8.2 关注高可靠性江逊状态机 第9章 定序器的应用设计 9.1 软件处理与硬件处理 9.2 自动扶梯的设计 9.3 信号机的设计 9.4 数码存钱箱的设计 9.5 数字锁相环的设计 第10章 实现最佳设计的方法 10.1 如何杜绝运行错误的产生 10.2 16位乘法器的电路整定 10.3 冒泡分类器(bubble sorter)的电路设定 参考文献

    标签: ASIC 数字逻辑电路

    上传时间: 2013-06-15

    上传用户:龙飞艇

  • 基于面向对象的嵌入式系统软件开发方法研究及其应用.rar

    十多年来,随着信息技术、电子技术和通讯技术的发展,嵌入式系统已经获得了空前的应用和发展。随着嵌入式应用系统功能复杂度的提高、对软件产品的非功能约束的特别关注以及由于市场的激烈竞争导致嵌入式软件推出周期的缩短,都使得嵌入式软件开发人员面临着严峻的危机和挑战。传统的结构化开发方法已经显得力不从心,于是嵌入式软件开发人员在软件开发中引入了目前较为流行的“面向对象方法(OO)”,.但是目前对该方法的应用还只是停留在传统的以编程为中心的嵌入式软件开发方法上,不能很好地保证软件复用和代码的重用,因此难以满足市场对嵌入式软件开发效率和开发质量的要求。 本课题的研究内容是应用面向对象方法的框架技术,对嵌入式系统领域的专有结构组件进行封装,创新性地提出了面向嵌入式系统领域的通用实时框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有优点一最大限度实现软件重用外,最突出的是具备以下两个特点: 1、功能和非功能的分离 在应用面向对象的技术时,传统的嵌入式软件开发方法关注的重点是软件结构和功能分解,、忽略了嵌入式环境下特殊的非功能性要求。为了在实现系统功能需求的同时,保证软件系统的非功能性需求的实现,ARTIC框架引入了面向方面的思想,、把系统的非功能性需求从功能模块中分离出来,为它们单独设计组件。开发人员在应用该框架进行嵌入式软件设计时,只需要关注功能需求的实现,对于实时性、调度等非功能需求的实现可以通过调用ARTIC提供的时间管理模型和任务调度模型直接实现。 2、基于状态机的主动对象设计模式 根据嵌入式系统通常由多个控制线程组成的特点,应用基于状态机的主动对象设计模式,把嵌入式软件系统构建成多个主动对象的缉合。相对于传统的面向对象方法,本文提出的主动对象的最大特点在于:它提供对事件队列、控制线程和表示主动对象动态行为状态机等的封装,并且该模式可以直接支持嵌入式系统的并行性。 ARTIC框架的应用能够帮助嵌入式软件的开发人员快速地开发出高质量的嵌入式软件,除此之外,因为它包含了一个微小的实时操作系统(RTOS) 报包装,在某些场合可以作为一个简易的RTOS使用。为了验证ARTIC的性能,本文将该框架应用于硬币搬送实时控制系统的开发设计,从该系统的应用中充分体现了ARTIC框架的优点。

    标签: 面向对象的 嵌入式系统 软件开发

    上传时间: 2013-06-21

    上传用户:cxl274287265

  • H264帧间预测算法研究与FPGA设计.rar

    随着数字化技术的飞速发展,数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据,视频通信需要占用更多的带宽资源,因此为了实现在带宽受限的条件下的传输,视频源必须经过大量压缩。尽管现在的网络状况不断地改善,但相对与快速增长的视频业务而言,网络带宽资源仍然是远远不够的。2003年3月,新一代视频压缩标准H.264/AVC的推出,使视频压缩研究进入了一个新的层次。H.264标准中包含了很多先进的视频压缩编码方法,与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下,H.264的编码效率比H.263提高了一倍左右,并且有更好的网络友好性。然而,高编码压缩率是以很高的计算复杂度为代价的,H.264标准的计算复杂度约为H.263的3倍,所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H.264标准的研究背景,分析了国内外H.264硬件系统的研究现状,并介绍了本文的主要工作。 @@ 接着对H.264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H.264块匹配运动估计算法进行研究,对经典的块匹配运动估计算法通过对比分析,三步、二维等算法在搜索效率上优于全搜索算法,而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点,提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析,对硬件寻址进行了研究。通过一次完整的全搜索数据流分析,改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分;然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词:H.264;FPGA;QuartusⅡ;帧间预测;运动估计;块匹配

    标签: H264 FPGA 帧间预测

    上传时间: 2013-04-24

    上传用户:zttztt2005

  • 基于FPGA的浮点运算器设计.rar

    随着电子工业应用领域需求的增长,要实现复杂程度较高的数字电子系统,对数据处理能力提出越来越高的要求。定点运算已经很难满足高性能数字系统的需要,而浮点数相对于定点数,具有表述范围宽,有效精度高等优点,在航空航天、遥感、机器人技术以及涉及指数运算和信号处理等领域有着广泛的应用。对浮点运算的要求主要体现在两个方面:一是速度,即如何快速有效的完成浮点运算;二是精度,即浮点运算能够提供多少位的有效数字。 计算机性价比的提高以及可编程逻辑器件的出现,对传统的数字电子系统设计方法进行了变革。FPGA(Field Programmable Gate Array,现场可编程门阵列)让设计师通过设计芯片来实现电子系统的功能,将传统的固件选用及电路板设计工作放在芯片设计中进行。FPGA可以完成极其复杂的时序与组合逻辑电路功能,适用于高速、高密度,如运算器、数字滤波器、二维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计领域。 鉴于FPGA技术的特点和浮点运算的广泛应用,本文基于FPGA将浮点运算结合实际应用设计一个触摸式浮点计算器,主要目的是通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能。 (1)给出系统的整体框架设计和各模块的实现,包括芯片的选择、各模块之间的时序以及控制、每个运算模块详细的工作原理和算法设计流程; (2)通过VHDL语言编程来实现浮点数的加减、乘除和开方等基本运算功能; (3)在Xilinx ISE环境下,对系统的主要模块进行开发设计及功能仿真,验证了基于FPGA的浮点运算。

    标签: FPGA 浮点运算器

    上传时间: 2013-04-24

    上传用户:咔乐坞

  • SATA协议分析及其FPGA实现.rar

    并行总线PATA从设计至今已快20年历史,如今它的缺陷已经严重阻碍了系统性能的进一步提高,已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线,采用点对点方式进行数据传输,内置数据/命令校验单元,支持热插拔,具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用,但国内尚无独立研发的面向FPGA的SATAIP CORE,在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析,建立了SATA IP CORE的层次结构,将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层;介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片;在此基础上着重阐述协议IP CORE的设计,并对各个部分的设计予以分别阐述,并编码实现;最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路;设计满足协议需求、适合FPGA设计的并行结构,实现了多状态机的协同工作:在高速设计中,使用了流水线方法进行并行设计,以提高速度,考虑到系统不同部分复杂度的不同,设计采用部分流水线结构;采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试,使得调试工作方便快捷、测试数据准确;严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明,本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点,在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计,将使开发变得方便快捷,更能够适应市场需求。

    标签: SATA FPGA 协议分析

    上传时间: 2013-06-21

    上传用户:xzt