AD9224模数转换器的最高采样频率为40MHz数据精度为12位.内部采用闪烁式AD及多级流水线式结构,因而不失码,使用方便、准确度高.文章介绍了高速模数转换器AD9224的性能、结构及几种典型应用电
上传时间： 2013-06-19
上传用户：924484786
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
使用单片机的比较器进行AD转换，采用喜歌马、带她方式
上传时间： 2013-12-24
上传用户：LIKE
2407DSP的AD转换,使用定时器启动AD,可以作为测试参考
上传时间： 2015-05-11
上传用户：hgy9473
使用DSP2812定时器中断启动AD转换，并以AD转换中断读取转换结果，该程序用C语言编写，可在CCS2000下运行。
上传时间： 2014-06-15
上传用户：372825274
数字电压表 AD芯片： 采用8位串行A/D转换器ADC0832。 ● 8位分辨率，逐次逼近型，基准电压为 5V ● 5V单电源供电 ● 输入模拟信号电压范围为 0～5V ● 有两个可供选择的模拟输入通道 显示： 使用三个数码管。 显示范围： 0.00 － 5.10 （单位：V） 连接方式： AD_CLK → P1.0 AD_DAT → P1.1 AD_CS → P3.4 模拟输入 → CH0 (AD_DAT = DO + DI) ADC0832输出最大转换值＝FFH (255) 设定最大测量值＝5.1V 255X=5.1 X=0.02 即先乘2再除以100 （小数点放在第三位数码管）
上传时间： 2015-06-18
上传用户：fandeshun
前段时间做的一个东西,用的24位高精度AD转换芯片CS5532和12DA转换器max531的AVR驱动.芯片用的是ATMEGA8515,开发环境ICCAVR.CS5532的内部寄存器太多,设置有些复杂
上传时间： 2014-01-21
上传用户：电子世界
DSP采样MCBSP控制的AD/DA转换器，工作，将数据送到GSM进行压缩出来后发HPI总线传给CPU
上传时间： 2014-01-11
上传用户：zhangzhenyu
用比较器A进行斜边AD转换程序。 430F149:16位单片机平台,64K flash,2K RAM MCLK：8MHz ACLK：32.768kHz
上传时间： 2013-12-22
上传用户：问题问题
