多线程的“生产者消费者”问题的解决方案。采用消息队列缓冲技术。
上传时间： 2017-01-26
上传用户：从此走出阴霾
DM642 接硬盘的方案，利用FPGA作FIFO缓冲，达到数据/图像/视频的实时高速写入。
上传时间： 2013-12-17
上传用户：a6697238
Xilinx Virtex5 SGMII高速串行通信例程。
上传时间： 2017-01-28
上传用户：thuyenvinh
快速自适应算法结合高速处理器件在跳频电台频率估计中的应用.pdf
上传时间： 2014-01-27
上传用户：csgcd001
ad7656资料,6通道高速采样芯片.
上传时间： 2014-01-24
上传用户：yyyyyyyyyy
IDT7132/7142 是一种高速 2k×8 双端口静态 RAM，它拥有两套完全独立的 数据、地址和读写控制线。文中分析了双端口 RAM（DPRAM）的设计方案。并 以 IDT7132/7142 为例介绍了双端口 RAM 的时序、竞争和并行通讯接口设计以及 雷达仿真平台中的应用。
上传时间： 2014-01-20
上传用户：royzhangsz
这是一个对OSD芯片upd6464A操作的接口测试程序,使用KC51编译一个高速球键盘程序，此键盘可以控制32个球机，支持通用的球机通讯协议，485通讯方式，单片机选用ATMEG8,程序已经通过调试。
上传时间： 2014-01-23
上传用户：邶刖
1、更正了原来的1.0版本的所有内存泄漏问题。 2、使用了文件读写的缓冲技术，对加密与解密在速度上都有一定的加快。 3、使用了进度条来显示加密与解密的进度，使其过程更加生动，不单调。 4、使用了多线程技术，这对于有多处理机的计算机来说，速度有一定的提高。 5、使用了与原始AES加密/解密算法中对状态数组按列处理等价的按行来处理数 据（当然在相应的函数中也作了相应的修改），避免了对状态数组的转置操作， 加快了加密与解密的速度。 6、提供了检查所选择的存放加密/解密文件的磁盘空间是否足够的功能。对于所选择的磁盘空间不够时不会给出提示，并不进行加密/解密，以免浪费时间。 7、添加了可以根据所选密钥长度类型，从指定文件中导入密钥的功能(注：在从给定的文件中所读入的字符串中若是有
上传时间： 2013-12-21
上传用户：qilin
用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。
上传时间： 2014-01-04
上传用户：ruan2570406
发送缓冲与接收缓冲是为了匹配用户接口和无线接口速率而设计
上传时间： 2013-12-19
上传用户：edisonfather
