ADC需要FFT处理器来评估频谱纯度,DAC则不同,利用传统的模拟频谱分析仪就能直接 研究它所产生的模拟输出。DAC评估的挑战在于要产生从单音正弦波到复杂宽带CDMA信 号的各种数字输入。数字正弦波可以利用直接数字频率合成技术来产生,但更复杂的数字 信号则需要利用更精密、更昂贵的字发生器来产生。 评估高速DAC时,最重要的交流性能指标包括:建立时间、毛刺脉冲面积、失真、无杂散 动态范围(SFDR)和信噪比(SNR)。本文首先讨论时域指标,然后讨论频域指标。
上传时间: 2013-10-27
上传用户:Vici
为了满足现代高速通信中频率快速转换的需求,基于坐标旋转数字计算(CORDIC,Coordinate Rotation Digital Computer)算法完成正交直接数字频率合成(ODDFS,Orthogonal Direct Digital Frequency Synthesizer)电路设计方案。采用MATLAB和Xilinx System Generator开发工具搭建电路的系统模型,通过现场可编程门阵列(FPGA,Field Programmable Gate Array)完成电路的寄存器传输级(RTL,Register Transfer Level)验证,仿真结果表明电路设计具有很高的有效性和可行性。
上传时间: 2013-11-09
上传用户:hfnishi
高速数字电路设计,实用
上传时间: 2013-10-10
上传用户:kelimu
10位显示接口板(DIB)的作用是协助评估AD9981或AD9980。它与评估板一起用来评估这些器件,属于评估板套件的一部分。它是一种导管,可在任何平板显示器、CRT、LCD(或DLP)投影仪或TFT平板(带LVDS接口)上显示
上传时间: 2013-11-11
上传用户:
一种新型高速电磁阀驱动电路
上传时间: 2013-10-30
上传用户:zoudejile
华为《高速数字电路设计教材》
上传时间: 2014-12-23
上传用户:frank1234
本书内容包括三大部分:第1 部分从运算放大器的基本概念和理论出发,重点介绍了运算放大器的原理与设计,以及在各种电子系统中的应用,包括视频应用、RF/IF 子系统(乘法器、调制器和混频器)等;第2 部分主要介绍了高速采样和高速ADC 及其应用、高速DAC 及其应用、以及DDS 系统与接收机子系统等;第3 部分介绍了有关高速硬件设计技术,如仿真、建模、原型、布局、去藕与接地,以及EMI 与RFI设计考虑等。 书中内容既有完整的理论分析,又有具体的实际应用电路,还包括许多应用技巧。特别适合电子电路与系统设计工程师、高等院校相关专业师生阅读。
上传时间: 2013-11-16
上传用户:qitiand
设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运放。设计基于SMIC 0.25 μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结果表明,在2.5 V单电源电压下驱动2 pF负载时,运放的直流增益可达到124 dB,单位增益带宽720 MHz,转换速率高达885 V/μs,达到0.1%的稳定精度的建立时间只需4 ns,共模抑制比153 dB。
上传时间: 2014-12-23
上传用户:jiiszha
通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路。
标签: 高速电路
上传时间: 2014-12-23
上传用户:baby25825
本文结合研究所科研项目需要,基于16 位高速ADC 芯片LTC2204,设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构,输出电路采用锁存器隔离结构,电源电路采用了较好的去耦措施,并且注重了板卡接地设计,使其具有抗噪声干扰能力强、动态性能好、易实现的特点。
上传时间: 2013-11-10
上传用户:cc1