虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速数字

  • C8051F单片机应用解析 内容简介   本书汇集了Cygnal集成产品公司迄今为止发布的有关C8051F高速SoC单片机的全部29篇应用笔记

    C8051F单片机应用解析 内容简介   本书汇集了Cygnal集成产品公司迄今为止发布的有关C8051F高速SoC单片机的全部29篇应用笔记,内容涉及到C8051F单片机内部各种模拟和数字资源的原理介绍、操作和编程,并给出了大量完整的应用实例。这些应用实例对于快速学习和更好地应用C8051F单片机将起到事半功倍的作用。   本书可作为使用C8051F单片机进行产品开发的工程技术人员的硬件和软件设计参考书,其中有相当一部分内容对基于其他类型单片机的产品设计也具有很重要的参考价值。

    标签: C8051F Cygnal SoC 单片机应用

    上传时间: 2013-12-15

    上传用户:hoperingcong

  • 现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 % 左右

    现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 % 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频直接采样恢复I、Q 信号的数字相位检波器。随着高位、高速A/ D 的研制成功和普遍应用,使得数字相位检波方法的实现成为可能。 对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。

    标签: 信号处理 信号 现代雷达 基带

    上传时间: 2016-12-27

    上传用户:yxgi5

  • 中频验波是对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。现代雷达普遍采用相参信号处理,而如

    中频验波是对信号进行中频直接采样和数字正交处理后,产生的I 支路和Q 支路信号序列在时间上会错开一个采样间隔,需要进行定序处理,恢复成同步输出的I、Q 两路信号序列。现代雷达普遍采用相参信号处理,而如何获得高精度基带数字正交( I , Q) 信号是整个系统信号处理成败的关键,以前通常的做法是采用模拟相位检波器得到I、Q信号,其正交性能一般为:幅度平衡在2 % 左右, 相位正交误差在2°左右,即幅相误差引入的镜像功率在- 34dB 左右。这限制了信号处理器性能的提高, 为此, 近年来提出了对低中频直接采样恢复I、Q 信号的数字相位检波器。随着高位、高速A/ D 的研制成功和普遍应用,使得数字相位检波方法的实现成为可能。

    标签: 信号 中频 支路 序列

    上传时间: 2016-12-27

    上传用户:kr770906

  • 由于微电子技术的高速发展

    由于微电子技术的高速发展,由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展,而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大,而且信号的频率也很高,随着高速器件的使用,高速DSP(数字信号处理) 系统设计会越来越多,处理高速DSP应用系统中的信号问题成为设计的重要问题,在这种设计中,其特点是系统数据速率、时钟速率和电路密集度都在不断增加,其PCB印制板的设计表现出与低速设计截然不同的行为特点,即出现信号完整性问题、干扰加重问题、电磁兼容性问题等等。

    标签: 电子技术 发展

    上传时间: 2017-01-05

    上传用户:498732662

  • ADS8364是美国德州仪器公司(TI)的一款六通道、16位并行输出、同步采样的模数转换器。该芯片提供了一个灵活的高速并行接口

    ADS8364是美国德州仪器公司(TI)的一款六通道、16位并行输出、同步采样的模数转换器。该芯片提供了一个灵活的高速并行接口,可以直接与数字信号处理器TMS320F2812相连。本文主要介绍了这个接口的软、硬件设计,着重论述了这两款芯片是如何配置启动和工作的。本设计广泛应用于电机控制、多轴定位系统、三相功率转换、多通道数据采集等场合。

    标签: 8364 ADS TI 美国

    上传时间: 2017-08-03

    上传用户:我们的船长

  • 基于MSP430单片机及FPGA的简易数字示波器

    数字示波器功能强大,使用方便,但是价格相对昂贵。本文以Ti的MSP430F5529为主控器,以Altera公司的EP2C5T144C8 FPGA器件为逻辑控制部件设计数字示波器。模拟信号经程控放大、整形电路后形成方波信号送至FPGA测频,根据频率值选择采用片上及片外高速AD分段采样。FPGA控制片外AD采样并将数据输入到FIFO模块中缓存,由单片机进行频谱分析。测试表明:简易示波器可以实现自动选档、多采样率采样、高精度测频及频谱分析等功能。Digital oscilloscope is powerful and easy to use, but also expensive. The research group designed a low-cost digital oscilloscope, the chip of MSP430F5529 of TI is chosen as the main controller and the device of EP2C5T144C8 of Altera company is used as the logic control unit. Analog signal enter the programmable amplifier circuit, shaping circuit and other pre-processing circuit. The shaped rectangular wave signal is sent to FPGA for measure the frequency. According to the frequency value to select AD on-chip or off-chip high-speed AD for sampling. FPGA controls the off-chip AD sampling and buffers AD data by FIFO module. The single chip microcomputer receives the data, and do FFT for spectrum analysis. The test shows that the simple oscilloscope can realize automatic gain selection, sampling at different sampling rates, high precision frequency measurement and spectrum analysis.

    标签: msp430 单片机 fpga 数字示波器

    上传时间: 2022-03-27

    上传用户:

  • 芯航线FPGA数字系统设计教程+实例解析V1.3 - 713页

    芯航线FPGA数字系统设计教程+实例解析V1.3芯航线 FPGAFPGAFPGAFPGA学习套件 学习套件 学习套件 主板 资源 介绍经过深入 高校 和网络论坛,对众多 网络论坛,对众多 学习 或从事 FPGA FPGA 开发的人员进行调研, 发 现他们 在学习 和使用 FPGA FPGA 之间 ,通常存在以下矛盾 :1、 学习 FPGA FPGA 时,希望 FPGA FPGA 开发板载资源越多好 ,以学习足够多的知 识内容 。2、 开发 项目,希望 项目,希望 FPGA FPGA 开发板 提供 足够 用户 IO ,板载 外设 越少好 ,但又 ,但又 不能 只单有一块 FPGA FPGA 芯片 ,为了能够运行 NIOS IINIOS II NIOS II NIOS II 系统,大容量 高速存储 器也是必备的 。3、 新技术新外设 不断 出现, 以太网 、USB 、音频 、音频 处理 、视频处理 、视频处理 、数字信号 处理 ,FPGA FPGA 能干的事情 越来多 ,越来向 ,越来向 大众化 迈进。 看到 各种高端的 各种高端的 技术和应用, 好想学可是 手头板子 没有集成 最新出的功能 对应 硬件, 要 学还得再买整块板子,好心塞。在调研中 ,有工程师表示自己在学习和作的过调研中 ,有工程师表示自己在学习和作的过调研中 ,有工程师表示自己在学习和作的过总共购买了 6款不同的 开发板, 有的是单核心板 ,则包含各种外设全功能。很多时候 为了工 作需要,为了某 一个 外设而 不 得购买一 块全新的开发板 。随着 时间的 推移,这 些开发板也都越来不值钱,大有食之无味弃可惜的 感觉。因此, 在此次开发芯航线 FPGA FPGA 开发板的过程中,我们也是 开发板的过程中,我们也是 仔细 分析和参考了 众多开发板的设计方案 ,在 硬件设计上充分兼顾到学习和开发,以及后期 升级三 方面需求 。

    标签: fpga 数字系统

    上传时间: 2022-05-01

    上传用户:

  • 高速ADC、DAC测试原理及测试方法

    随着数字信号处理技术和数字电路工作速度的提高,以及对于系统灵敏度等要求的不断提高,对于高速、高精度的ADC、DAC的指标都提出了很高的要求。比如在移动通信、图像采集等应用领域中,一方面要求ADC有比较高的采样率以采集高带宽的输入信号,另一方面又要有比较高的位数以分辨细微的变化。因此,保证ADC/DAC在高速采样情况下的精度是一个很关键的问题。ADC/DAC芯片的性能测试是由芯片生产厂家完成的,需要借助昂贵的半导体测试仪器,但是对于板级和系统级的设计人员来说,更重要的是如何验证芯片在板级或系统级应用上的真正性能指标。ADC的主要参数ADC的主要指标分为静态指标和动态指标2大类。静态指标主要有:Differ ential Non-Li nearity(DNL)ntegral Non-Li nearity(INL)Of fset Error ull Scale Gain Error动态指标主要有:

    标签: ADC DAC

    上传时间: 2022-06-19

    上传用户:

  • 一种基于高速超微型单片机的CCD驱动电路设计

    CCD作为一种光电转换器件,由于其具有精度高、分辨率好、性能稳定等特点,目前广泛应用于图像传感和非接触式测量领域。在CCD应用技术中,最关键的两个问题是CCD驱动时序的产生和CCD输出信号的处理。对于CCD输出信号,可以根据CCD像素频率和输出信号幅值来选择合适的片外或片内模数转换器;而对于CCD驱动时序,则有几类常用的产生方法。1常用的CCD驱动时序产生方法CCD厂家众多,型号各异,其驱动时序的产生方法也多种多样,一般有以下4种:0)数字电路驱动方法这种方法是利用数字门电路及时序电路直接构建驱动时序电路,其核心是一个时钟发生器和几路时钟分频器,各分频器对同一时钟进行分频以产生所需的各路脉冲。该方法的特点是可以获得稳定的高速驱动脉冲,但逻辑设计和调试比较复杂,所用集成芯片较多,无法在线调整驱动频率。

    标签: 单片机 ccd 驱动电路

    上传时间: 2022-06-23

    上传用户:

  • Allegro的高速AD电路设计

    本文主要是以信号完整性理论(包括传输线理论)和电源完整性理论为基础,对“1.0GSPS高速解调电路板”进行分析、设计与仿真。首先在对传输线理论进行介绍的基础上,详细的分析了反射与串扰产生的原理,对数字系统的时序分析进行了阐述,并介绍了差分传输方式。然后对电源完整性理论进行阐述,引入了电源阻抗的概念,结合对电容参数的分析阐述了其对阻抗控制的作用。最后,结合“基于FPGA的2.0G高速解调电路板”设计实例,应用Cadence软件进行设计和仿真,首先确定关键网络并对其进行信号完整性的仿真,通过预仿真进行布局布线并最后通过后仿真验证。通过电源完整性的仿真确定了去耦电容选布方案,将电源阻抗控制在目标阻抗之内。通过研究发现,高速电路中的信号完整性和电源完整性的问题,是可以通过分析和仿真加以控制和改善的。与传统的电路设计相比,这种带有仿真、分析功能的新的高速电路设计方法,可以提高设计的效率和可靠性,缩短设计周期。

    标签: allegro 电路设计

    上传时间: 2022-07-11

    上传用户:wangshoupeng199