虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速异步fifo

  • 高速电路设计实践.rar

    高速电路设计实践,主要是相对硬件线路设计

    标签: 高速电路 实践

    上传时间: 2013-04-24

    上传用户:bruce5996

  • 基于嵌入式蓝牙技术的无线音频传输的设计与实现.rar

    蓝牙(Bluetooth)技术是近年来国外先进国家研究发展最快的短程无线通信技术之一,能够广泛地应用于工业短距离无线控制装置、近距离移动无线控制设备、机器人控制、办公自动化及多媒体娱乐设备等局部范围内无线数据传输的领域中。在我国,由于对蓝牙技术的研究还处于研究开发的初级阶段, 还没有形成蓝牙数据短距离无线通信的一套开放性应用标准。 在无线音频传输领域内,传统的基于模拟调制方式的无线音频传输由于抗干扰能力较差,传输的音频质量会受到较大的影响,而国内市场上的蓝牙音频产品仅支持单声道语音传输。所以,对基于蓝牙技术的高品质多通道音频传输技术的研究将具有一定的技术创新性,在无线音频传输领域也具有较为广阔的市场前景。 本文以嵌入式蓝牙技术与音频信号传输系统为研究开发课题,参考国外蓝牙技术协议标准,利用功能模块单元与嵌入式技术,目标是研制一种基于嵌入式开发应用的高品质双声道蓝牙无线音频传输系统。本系统通过对双声道线性模拟音源的数字化MP3编解码处理,结合基于嵌入式应用的简化后的HCI层蓝牙应用协议,实现了蓝牙信道带宽内的高品质双声道音频信号点对点的传输。 在硬件设计上,系统采用了模块化设计思想。发送端和接收端由音频处理模块、控制传输模块和无线模块三部分构成。其中,音频处理模块以MAS3587音频处理芯片为核心,负责音频信号的AD采样、MP3压缩和解压缩以及DA还原等工作;控制传输模块以MSP430F169为核心,负责MP3数据帧的高速传输以及蓝牙接口协议控制;无线模块采用蓝牙单芯片解决方案(集成蓝牙射频、基带和链路管理等),负责MP3数据帧的射频发送和接收。模块与模块之间采用工业标准接口方式连接。音频处理模块和控制传输模块之间采用DMA方式的通用并口(PIO);控制传输模块与蓝牙模块之间采用DMA方式的通用异步串口(UART)。 在软件设计上,系统主要由蓝牙协议解释、传输控制和芯片驱动三部分构成。在蓝牙协议解释上,系统采用了基于HCI层的ACL数据包透明传输方式;在传输控制上,采用了基于通用并口(PIO)和异步串口(UART)的DMA方式高效率批量数据传输技术;芯片驱动主要指对MAS3587的基本配置。 对目标系统的测试实验采用了目前流行的音频测试虚拟仪器软件Adobe Audition 1.5。实验项目包括扫频测试、音乐测试、听觉测试、距离测试以及抗干扰测试等。实验结果表明,输入音源在经过MP3编码、发射、接收及MP3解码后,音频质量基本上没受影响,实际双声道音质接近于CD音质,而无线传输的可靠性远高于模拟无线音频传输,几乎没有断音与错音,充分体现了嵌入式蓝牙无线技术的优势。

    标签: 嵌入式 传输 蓝牙技术

    上传时间: 2013-05-27

    上传用户:稀世之宝039

  • 基于USB2.0FPGA的高速数据采集系统的研究与设计.rar

    随着科学技术的快速发展和数据采集系统的广泛应用,人们对数据采集系统的速度、精度、易操作性以及实时性的要求也在不断地提高。通用串行总线USB作为一种新型的微机总线接口规范,以其使用方便、易于扩展、速度快等优点而被广泛地应用于数据采集系统中。现场可编程门阵列最大的特点是结构灵活,开发周期较短,适合于实时信号处理,已被广泛应用于通信、数据采集、图像处理等诸多领域。 @@ 本文充分利用USB和FPGA的上述优点,设计了一种基于USB2.0技术和FPGA技术相结合的高速数据采集系统。 @@ 首先,对数据采集基本理论及系统相关技术进行了简单地介绍。 @@ 其次,对以ADC转换器(TLC5510)、FPGA芯片(EP1C6Q240C8)为控制器和USB接口芯片(CY7C68013A-56,简称FX2)为主的数据采集系统进行了硬件设计和分析,并在此设计的基础上给出相应的原理图、PCB。硬件设计主要包括FPGA与ADC和FX2之间的接口电路设计以及硬件逻辑设计。 @@ 再次,根据系统需求,对系统软件部分进行了设计,分三部分:一是为满足FX2在USB上的最大传输速率而编写的固件程序;二是在PC机中的WindowsXP系统下利用GPD编写USB设备驱动程序;三是充分了解FX2的主要功能特点,并编写出应用程序。 @@ 最后,对系统的软硬件进行了调试,给出了调试结果和分析,对出现的问题给出了解决方案。结果表明,系统符合设计要求。 @@关键词:USB2.0;FPGA;SOPC;数据采集;固件;

    标签: FPGA USB 2.0

    上传时间: 2013-06-21

    上传用户:cath

  • 基于FPGA的高速矩阵运算算法研究.rar

    矩阵运算是描述许多工程问题中不可缺少的数学关系,矩阵运算具有执行效率好、速度快、集成度高等优点,并且随着动态可配置技术的发展,灵活性也有了很大的提高。因此,寻找矩阵运算的高速实现方法是具有很大的现实意义,能够为高速运算应用提供技术支持。 为了提高研究成果的实用性与商用性,本文主要针对某种体积小、运算速度和性能要求很高的特殊场合设计并实现基于FPGA的矩阵运算功能。通过系统地研究FPGA功能结构、设计原理、DSP接口、IEEE-754标准,深入学习浮点数及矩阵的基础运算以及硬件编程语言等内容,根据矩阵运算的特点和原理,讨论了硬件设计方面重点对具体核心器件结构、特点以及有关FPGA的设计流程和控制器Verilog HDL硬件编程语言代码方面内容,确定了基于FPGA浮点运算及矩阵运算单元的Verilog HDL设计方法,在Quartus II平台上对其仿真、记录运算结果,并对采集到的数据结果进行了深入分析与总结。 本设计通过几种矩阵算法利用FPGA和MATLAB分别进行了实现测试,验证了设计结果的正确性,证明了本设计中矩阵运算速率的实用性与高效性,提高了系统资源利用率和系统可靠性,为今后在工程、军事、通讯等生产生活各个领域应用打下良好基础。

    标签: FPGA 矩阵运算 算法研究

    上传时间: 2013-07-07

    上传用户:xuanjie

  • 基于FPGA的RS255,223编解码器的高速并行实现.rar

    随着信息时代的到来,用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落,信号经信道传输后,到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS(Reed—Solomon)码是差错控制领域中一类重要的线性分组码,由于它编解码结构相对固定,性能强,不但可以纠正随机差错,而且对突发错误的纠错能力也很强,被广泛应用在数字通信、数据存储系统中,以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义,而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识,重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行,接着介绍了有限域的有关理论。基于RS码传统的单倍结构,本文提出了一种八倍并行编码及九倍并行解码方案,并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展,译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构,其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理,使编解码的数据吞吐量大为提高,同时延时更小。 本论文设计了C++仿真平台,并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析,综合软件为QUATURSⅡ V8.0。验证及测试表明,本设计在满足编解码基本功能的基础上,能够实现数据的高吞吐量和低延时传输,达到性能指标要求。本论文在基于FPGA的RS(255,223)编解码器的高速并行实现方面的研究成果,具有通用性、可移植性,有一定的理论及经济价值。

    标签: FPGA 255 223

    上传时间: 2013-04-24

    上传用户:思琦琦

  • 高速实时信号处理系统的FPGA软件设计与实现.rar

    随着现代DSP、FPGA等数字芯片的信号处理能力不断提高,基于软件无线电技术的现代通信与信息处理系统也得到了更为广泛的应用。软件无线电的基本思想是以一个通用、标准、模块化的硬件系统作为其应用平台,把尽可能多的无线及个人通信和信号处理的功能用软件来实现,从而将无线通信新系统、新产品的开发逐步转移到软件上来。另一方面,现代信号处理系统对数据的处理速度、处理精度和动态范围的要求也越来越高,需要每秒完成几千万到几百亿次运算。因此研制具备高速实时信号处理能力的通用硬件平台越来越受到业界的重视。 @@ 目前的高速实时信号处理系统一般均采用DSP+FPGA的架构,其中DSP主要负责完成系统通信和基带信号处理算法,而FPGA主要完成信号预处理等前端算法,并提供系统常用的各种外部接口逻辑。本文的主要工作就在于完成通用型高速实时信号处理系统的FPGA软件设计。 @@ 本文提出了一种基于多DSP与FPGA的通用高速实时信号处理系统的架构。综合考虑各方面因素,作者选择使用两片ADSP-TS201浮点DSP以混合耦合模型构成系统信号处理核心;以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系统所需的各种接口,包括与ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外设接口。此外,作者还选择了ADSP-BF533定点DSP加入系统当中以扩展系统音视频信号处理能力,体现系统的通用性。 @@ 基于FPGA的嵌入式系统设计正逐渐成为现代FPGA应用的一个热点。结合课题需要,作者以Xilinx公司的MicroBlze软核处理器为核心在Virtex-5片内设计了一个嵌入式系统,完成了对CF卡、DDR2 SDRAM存储器的读写控制,并利用片内集成的三态以太网MAC硬核模块,实现了系统与上位PC机之间的以太网通信链路。此外,为扩展系统功能,适应未来可能的软件升级,进一步提高系统的通用性,还将嵌入式实时操作系统μC/OS-II移植到MicroBlaze处理器上。 @@ 最后,作者介绍了基于Xilinx RocketIO GTP收发器的高速串行传输设计的关键技术和基本的设计方法,充分体现了目前高速实时信号处理系统的发展要求和趋势。 @@关键词:高速实时信号处理;FPGA;Virtex-5;嵌入式系统;MicroBlaze

    标签: FPGA 实时信号 处理系统

    上传时间: 2013-05-17

    上传用户:wangchong

  • 基于FPGA的实时图像采集与处理系统研究.rar

    随着数码技术的不断发展,数字图像处理的应用领域不断扩大,其实时处理技术成为研究的热点。VLSI技术的迅猛发展为数字图像实时处理技术提供了硬件基础。其中FPGA(现场可编程门阵列)的特点使其非常适用于进行一些基于像素级的图像处理。 传统的图像显示系统必须连接到PC才能观察图像视频,存在着高速实时性、稳定性问题。本设计脱离高清晰工业相机必须与PC连接才可以观看到高清晰图像的束缚,实现系统的小型化。针对130万像素彩色1/2英寸镁光CMOS图像传感器,提出用硬件实现Bayer格式到RGB格式转换的设计方案,完成由黑白图像到高清彩色图像的转换,用SDRAM作缓存,输出标准VGA信号,可直接连接VGA显示器、投影仪等设备进行实时的视频图像观看,与模拟相机740X576分辨率(480线)图像相比,设计图像画质相当于1280X1024分辨率(750线),最高帧率25fps,整个结构应用FPGA作为主控制器,用少量的缓存代替传统的大容量存储,加快了运算速率,减小了电路规模,满足图像实时处理的要求,使展现出来的视频图像得到质的飞跃。可以广泛应用于工业控制和远程监控等领域。 论文研究的重点是采用altera公司EP2C芯片前端驱动CMOS图像传感器,实时采集Bayer图像象素,分析研究CFA图像插值算法,实现了基于FPGA的实时线性插值算法,能够对输入是每像素8bit、分辨率为1280×1204的Bayer模式图像数据进行实时重构,输出彩色RGB图像。由端口FIFO作为数据缓冲,存储一帧图像到高速SDRAM,构建VGA显示控制器,实现对输入是每像素24bit(RGB101010)、分辨率为640×480、帧频25HZ彩色图像进行实时显示。 整个模块结构包括电源模块单元等、CMOS成像单元、FPGA数据处理单元、SDRAM控制单元、VGA显示接口单元。 最后,对系统进行了调试。经实验验证,系统达到了实时性,能正确和可靠的工作。整个设计模块能够满足高帧率和高清晰的实时图像处理,占用系统资源很少,用较少的时间完成了图像数据的转换,提高了效率。

    标签: FPGA 实时图像采集 与处理系统

    上传时间: 2013-06-08

    上传用户:zhengjian

  • 基于FPGA的cPCI接口数据采集系统设计.rar

    高速数据采集系统在信号检测、雷达、图像处理、网络通信等领域有广泛应用,不同的应用要求使用不同的总线和不同的设计,但是,无论基于何种应用,其设计的关键在接口的实现上。 @@ 随着cPCI总线技术的发展,cPCI总线逐渐代替了PCI总线、VME总线,成为测控领域中最受人们青睐的总线形式。 @@ 为满足高速采集过程中数据传输速度的要求和采集卡与PC机连接的机械强度的要求,本论文提出设计基于cPCI总线接口的数据采集系统。设计中利用单片FPGA芯片实现PCI协议,代替传统的FIFO芯片和串并转换芯片,并完成对模拟电路的控制功能;并提出将应用程序中的一部分数据读写操作放入动态链接库中,减少因应用程序反复调用驱动程序而造成的资源浪费和时间的延迟。 @@ 通过分析PCI总线协议,理解高频数字电路设计方法和高速数据采集原理,本文开发了基于cPCI接口的高速数据采集系统。经过综合测试和现场应用验证表明,采集系统已达到了要求的性能指标。 @@关键词:FPGA;数据采集系统;cPCI; PC

    标签: FPGA cPCI 接口

    上传时间: 2013-07-08

    上传用户:ikemada

  • 智能人脸识别算法及其FPGA的实现.rar

    人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切,而人脸识别技术作为各种生物识别技术中最重要的方法之一,已经越来越多的受到重视。对于具有实时,快捷,低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理,发展概况和前景,包括人脸检测算法,人眼定位算法,预处理算法,PCA和ICA 算法,详细分析了项目情况,系统划分,软硬件平台的资源和使用。并在ISE软件平台上,用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模,并对C++算法进行了优化处理,通过仿真与软件算法结果进行比对,评估误差,最后在VirtexII Pro FPGA 上进行了综合实现。 主要研究内容如下: 首先,对硬件平台xilinx的VirtexII Pro FPGA 上的系统资源进行了描述和研究,对存储器sdram,RS-232 串口,JTAG 进行了研究和调试,对Coreconnect的OPB总线仲裁机理进行了两种算法的比较,RTL 设计,仿真和综合。利用ISE和VC++软件平台,对verilog和C++算法进行同步比较测试,使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源,制板时正确选型,以及加快设计和调试进度。其次,对人脸识别算法流程中的人脸检测,人眼定位,预处理,识别算法分别进行了比较研究,选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法,因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法,因为它具有快速,准确,弱时实的特点。预处理算法采用直方图均衡加平滑的算法,简单,高效。 识别算法采用PCA 加ICA 算法,它能最大的弱化姿态和光照对人脸识别的影响。 最后,使用Verilog HDL 硬件描述语言进行算法的RTL 建模,在C++算法的基础上,保证原来效果的前提下,根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提,它提供FPGA 上算法需要处理的数据,预处理算法在C++算法的基础上进行了优化,最大的减少了运算量,提高了运算速度,16 位计算器模块使得在算法实现时可以根据系统要求,在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用,FIFO的设计提供同步和异步时钟域的数据缓存。设计在ISE和VC++软件平台同时进行,随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真,达到预定的性能要求,并在FPGA 上综合实现。

    标签: FPGA 人脸识别 算法

    上传时间: 2013-07-13

    上传用户:李梦晗

  • 基于FPGA的高速串行接口模块仿真设计.rar

    现代社会信息量爆炸式增长,由于网络、多媒体等新技术的发展,用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移,以及PCB布线的困难,使得传输速率的进一步提升面临设计的极限;而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势,正迅速取代传统的并行技术,成为业界的主流。 本论文针对目前比较流行并且有很大发展潜力的两种高速串行接口电路——高速链路口和Rocket I/O进行研究,并以Xilinx公司最新款的Virtex-5 FPGA为研究平台进行仿真设计。本论文的主要工作是以某低成本相控阵雷达信号处理机为设计平台,在其中的一块信号处理板上,进行了基于LVDS(Low VoltageDifferential Signal)技术的高速LinkPort(链路口)设计和基于CML(Current ModeLogic)技术的Rocket I/O高速串行接口设计。首先在FPGA的软件中进行程序设计和功能、时序的仿真,当仿真验证通过之后,重点是在硬件平台上进行调试。硬件调试验证的方法是将DSP TS201的链路口功能与在FPGA中的模拟高速链路口相连接,进行数据的互相传送,接收和发送的数据相同,证明了高速链路口设计的正确性。并且在硬件调试时对Rocket IO GTP收发器进行回环设计,经过回环之后接收到的数据与发送的数据相同,证明了Rocket I/O高速串行接口设计的正确性。

    标签: FPGA 高速串行 接口模块

    上传时间: 2013-04-24

    上传用户:恋天使569