为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题，设计并实现了一种基于FPGA 的高速数据传输系统，本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道产生LVDS 信号，稳定地完成了数据的高速、远距离传输。系统所需的8B/10B 编解码、数据时钟恢复(CDR)、串/并行转换电路、误码率计算模块均在FPGA 内利用VHDL 语言设计实现，大大降低了系统互联的复杂度和成本，提高了系统集成度和稳定性。
上传时间： 2013-10-30
上传用户：zhishenglu
现代数字信号处理从视频扩展到了中频甚至射频,针对要求信号处理的处理速度越来越高、传输速率越来越快等特点,给出了一款使用高性能FPGA、DAC以及经先进的PCB设计工具设计、仿真的高速信号处理模块,实现了对高速信号的实时接收和处理。关键词:数字信号处理; 高速电路; FPGA;设计与仿真
上传时间： 2013-10-21
上传用户：wendy15
采用Xlinx公司的Virtex5系列FPGA设计了一个用于多种高速串行协议的数据交换模块,并解决了该模块实现中的关键问题.该交换模块实现4X模式RapidIO协议与4X模式PCI Express协议之间的数据交换,以及自定义光纤协议与4X模式PCI Express协议之间的数据交换,实现了单字读写以及DMA操作,并提供高速稳定的传输带宽.
上传时间： 2013-10-12
上传用户：rnsfing
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
文章分析了雷达高速宽带数字接收与恢复的现状，以及制约其发展的关键因素，提出基于高速串行器/解串器、FPGA和正交数字上变频器的高速宽带数字接收与恢复系统方案。系统以光纤为传输媒介，以FPGA为控制核心，正交调试器为信号调制平台，完成高速数字接收、基带信号预处理与基带信号的上变频等功能。该系统具有误码率低、可靠性高的优点。
上传时间： 2014-12-28
上传用户：czl10052678
针对实时型相机对系统小型化、通用化及数据高速率可靠传输的需求，文中在研究高速串行器/解串器（SerDes）器件TLK2711工作原理的基础上，提出了高速串行全双工通信协议总体设计方案。文章以TLK2711为物理层、FPGA为链路层设计了高速串行全双工通信协议，对协议的实现进行了详细的描述。协议的在定制中力求做到了最简化，为上层用户提供简单的数据接口。试验中通过两块电路板的联调，完成了数据率为2.5Gbps的点对点高速传输，采用发送伪随机码测试，系统工作2小时，所测误码率小于10-12。
上传时间： 2014-12-28
上传用户：wff
OFDM是无人机高速遥测信道中的主要传输技术之一，但是OFDM系统的主要缺陷之一是具有较高的峰均比。文中研究了一种信道纠错编码与迭代限幅滤波算法（Repeated Clipping and Filtering，RCF）相结合的峰均比抑制方案。仿真结果表明，RCF算法能够实现峰均比的有效抑制，卷积编码和Turbo编码能够有效抑制RCF算法产生的限幅噪声，降低系统误码率。
上传时间： 2013-10-09
上传用户：sunshie
为了提高CPU模块之间的点对点通信速率，通过对以太网控制器MAC的研究，设计出一种点对点高速通信控制器。该控制器是基于媒体无关接口MII和以太网收发器的点对点高速通信控制器。利用VHDL语言编写该控制器的相关代码，使用MAXPLUSⅡ对该控制器的数据发送和数据接收进行仿真，并在实验室样机上进行实现。仿真结果和实验结果表明这种点对点高速通信控制器的设计方法是可行的。
上传时间： 2013-11-09
上传用户：zhangxin
硅基片上光互连技术
上传时间： 2013-12-14
上传用户：ysystc699
VCSEL技术及其在光互连中的应用
上传时间： 2013-10-29
上传用户：392210346
