RS译码器源码
上传时间： 2013-12-26
上传用户：frank1234
哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!
上传时间： 2014-01-16
上传用户：anng
rs的译码器，rs译码是一个比较复杂的过程
标签： 译码器
上传时间： 2014-01-17
上传用户：1583060504
该代码是802.3ap推荐代码fir吗(42,33)的编码器和解码器,该代码采用C语言实现,可以完成译码功能,该代码采用并行编译码方式实现,可以应用于100G以太网的FEC
上传时间： 2013-12-24
上传用户：熊少锋
AVS视频编解码器 能实现视频图像的高效率压缩 能在ＶＣ上高速运行
上传时间： 2016-07-28
上传用户：fandeshun
适合高速Viterbi译码器的hdl的设计与实现
上传时间： 2014-01-19
上传用户：aeiouetla
基于XilinxFPGA的高速Viterbi回溯译码器
标签： XilinxFPGA Viterbi 译码器
上传时间： 2014-01-17
上传用户：yyyyyyyyyy
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
第1章 用于可靠数字传输和存储的编码 第2章 代数引论 第3章 线性分组码 第4章 重要的线性分组吗 第5章 循环码 第6章 二进制BCH码 第7章 非二进制BCH码、RS码及其译码算法 第8章 大数逻辑可译码有限几何码 第9章 线性分组码的网络 第10章 基于可靠性的线性分组码软判决译码算法 第11章 卷积码 第12章 卷积码的最优译码 第13章 卷积码的次优译码 第14章 基于网络的软判决译码算法 第15章 级联编码、码分解与多阶段译码 第16章 Turbo编码 第17章 低密度单奇偶校验码 第18章 网络编码调制 第19章 分组编码调制 第20章 纠突发错误码 第21章 纠突发错误卷积码 第22章 自动请求重传（ARQ）策略 附录A 伽罗华域的表 附录B GF（2m）中元素的最小多项式 附录C 长度至2 10-1的二进制本原BCH码的生成多项式 9.6 卷积码
上传时间： 2014-01-10
上传用户：fnhhs
//9488定时器B功能测试 9488定时器B功能测试B:DAMI调试通过: 9488 8位定时器B的使用 有关的I/O为三个:TBPWM(输出)(P1.0) 模式有:间隔定时功能,PWM模式 有定时中断:定时器B溢出中断
上传时间： 2017-06-01
上传用户：ryb
