虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

高速<b>RS</b>编译码器

  • 巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时

    巴克码生成与测试电路。 当计数脉冲不断进入由Q3Q2Q1组成的三位二进制异步计数器时,3-8译码器的8个输出经反相器后顺序输出高电平。其中五路信号经“或非”后再和其中3路“或”,在Y端便可顺序产生11000100代码序列。

    标签: Q3Q2Q1 测试电路 二进制 异步计数器

    上传时间: 2016-04-18

    上传用户:极客

  • GSM信道编码设计

    GSM信道编码设计,详细地实现了各个编译码模块的设计以及性能仿真,最后全信道测试则将各个模块连接起来,进行性能的仿真以及绘制误码率图。

    标签: GSM 信道编码

    上传时间: 2016-04-19

    上传用户:zhangjinzj

  • 一个数码管显示的测试程序

    一个数码管显示的测试程序,内含加法器、减法器,4-7译码器,计数器等。

    标签: 数码管显示 测试程序

    上传时间: 2013-11-28

    上传用户:851197153

  • ListCodecProps 这是一个基于对话框的MFC程序

    ListCodecProps 这是一个基于对话框的MFC程序,枚举系统中所有的Windows Media编解码器,并查看每个 编解码器的属性,如视频复杂度级别、是否支持VBR、支持的格式

    标签: ListCodecProps MFC 对话框 程序

    上传时间: 2016-05-04

    上传用户:zhaiyanzhong

  • vhdl编写

    vhdl编写,8b—10b 编解码器设计 Encoder: 8b/10b Encoder (file: 8b10b_enc.vhd) Synchronous clocked inputs (latched on each clock rising edge) 8-bit parallel unencoded data input KI input selects data or control encoding Asynchronous active high reset initializes all logic Encoded data output 10-bit parallel encoded output valid 1 clock later Decoder: 8b/10b Decoder (file: 8b10b_dec.vhd) Synchronous clocked inputs (latched on each clock rising edge) 10-bit parallel encoded data input Asynchronous active high reset initializes all logic Decoded data, disparity and KO outputs 8-bit parallel unencoded output valid 1 clock later

    标签: vhdl 编写

    上传时间: 2016-05-05

    上传用户:gundamwzc

  • 书上的源程序。不能一次性上传

    书上的源程序。不能一次性上传,只好分开了,大家别误会! bin 目录下是已编译成功的编解码器程序以及相应说明 \ldecod 目录下是H.264视频解码器程序代码。 \lencod 目录下是H.264视频编码器程序代码。 \rtpdump 目录下是H.264实时传输协议应用的一个简单例子程序。

    标签: 源程序

    上传时间: 2013-12-26

    上传用户:lht618

  • 卫星通信中的

    卫星通信中的,viterbi译码器matlab程序,适用于多输入所输出

    标签: 卫星通信

    上传时间: 2014-11-25

    上传用户:123啊

  • VHDL程序集锦

    VHDL程序集锦,很多有用程序,英文版其中有汉明码编译码,优先译码等等。

    标签: VHDL 程序 集锦

    上传时间: 2014-01-16

    上传用户:xinyuzhiqiwuwu

  • 本科教育的实体实例

    本科教育的实体实例,其中包括3-8译码器,D触发器等逻辑模块,可以位初学CPLD的爱好者提供方便

    标签: 实体

    上传时间: 2014-01-07

    上传用户:Pzj

  • 50个VHDL常用的模块

    50个VHDL常用的模块,包括计数器,译码器,编码器,锁存器等等,可供参考

    标签: VHDL 模块

    上传时间: 2013-12-21

    上传用户:ynsnjs