Viterbi译码器的FPGA实现代码,来在国外大学论坛.
上传时间: 2017-04-13
上传用户:维子哥哥
此三八译码器,实现模拟信息量到数字量的计算。
标签: 译码器
上传时间: 2017-04-25
上传用户:yzy6007
基于quartus II软件 用verilog 语言描述的38译码器
上传时间: 2013-12-01
上传用户:wweqas
樣板 B 樹 ( B - tree ) 規則 : (1) 每個節點內元素個數在 [MIN,2*MIN] 之間, 但根節點元素個數為 [1,2*MIN] (2) 節點內元素由小排到大, 元素不重複 (3) 每個節點內的指標個數為元素個數加一 (4) 第 i 個指標所指向的子節點內的所有元素值皆小於父節點的第 i 個元素 (5) B 樹內的所有末端節點深度一樣
上传时间: 2017-05-14
上传用户:日光微澜
高质量Viterbi译码器,用于卷积码译码
上传时间: 2017-05-17
上传用户:时代电子小智
实现用huffman编码的编码译码器,用C++和vc6.0实现
上传时间: 2017-05-18
上传用户:Late_Li
高速ADC(模数转换器)精度分析,包括有效位数、无杂散动态范围等,显示信号的频谱。可选择不同的窗函数。
上传时间: 2014-01-12
上传用户:dongbaobao
MIMO 4*4系统D-BLAST编译码方案,利用ISE仿真环境,verilog编程实现。
上传时间: 2013-12-20
上传用户:gtzj
欧几里德算法:辗转求余 原理: gcd(a,b)=gcd(b,a mod b) 当b为0时,两数的最大公约数即为a getchar()会接受前一个scanf的回车符
上传时间: 2014-01-10
上传用户:2467478207
STBC-OFDM中Alamouti的仿真实现,包括信道编译码和二进制信源
标签: STBC-OFDM Alamouti 仿真实现 二进制
上传时间: 2017-06-02
上传用户:lyy1234