VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签： VHDL 语言 分频 模块
上传时间： 2013-08-10
上传用户：zxh122
一种扩频通信调制器的FPGA 设计与仿真
标签： FPGA 扩频通信 仿真 调制器
上传用户：hui626493
工程中使用的一段资源管理vhdl程序,有简单的分频代码等，希望能给你帮助
标签： vhdl 工程 分频 代码
上传用户：sxdtlqqjl
基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.
标签： FPGA 分频器
上传时间： 2013-08-15
上传用户：llwap
fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器
标签： FPGA 分频器 源代码
上传用户：lizhen9880
FPGA分频 控制4个LED连续闪烁 形成累加的效果
标签： FPGA LED 分频 控制
上传时间： 2013-08-23
上传用户：daguogai
描述了一个8 通道压频转换( ) 数据采集器的硬件设计和实现过程. 该数据采集 \r\n V FC \r\n\r\n程序 原理
标签： 压频转换
上传时间： 2013-08-24
上传用户：003030
FPGA输出数据的时频域分析GUI界面，\r\n可观察信号的时域频域波形，星座图眼图等特性
标签： FPGA GUI 输出数据 频域分析
上传时间： 2013-08-27
上传用户：ommshaggar
Verilog实现的DDS正弦信号发生器和测频测相模块，DDS模块可产生两路频率和相位差均可预置调整的值正弦波，频率范围为20Hz-5MHz，相位范围为0°-359°，测量的数据通过引脚传输给单片机，单片机进行计算和显示。
标签： Verilog DDS 正弦信号发生器 模块
上传时间： 2013-08-28
上传用户：asdfasdfd
基于DSP+FPGA的扩频接收机快捕技术，一片技术文章
标签： FPGA DSP 扩频接收机
上传时间： 2013-08-29
上传用户：emhx1990
