基于FPGA的高精度频率计设计实验.适合新手学习参考
上传时间： 2022-04-26
上传用户：bluedrops
4位自动换挡数字频率计设计.适合感兴趣的学习者学习.
标签： 数字频率计
上传时间： 2022-04-27
上传用户：
基于51单片机的数字数字频率计设计与仿真文件分享，含源码及protues仿真
上传时间： 2022-07-17
上传用户：qdxqdxqdxqdx
简易数字频率计设计（原理图、PCB、源码、分析报告）
上传时间： 2022-07-29
上传用户：
本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块。
上传时间： 2013-11-08
上传用户：kaixinxin196
本实验要求设计一个简易的频率计，实现对标准的方波信号进行频率测量，并把测量的结果送到8 位的数码管显示，所要求测量范围是1Hz~99999999Hz。整个设计的基本原理就是对1 秒钟之内输入的方波进行计数，把所得数据保存在计数器里，经过译码器处理之后，然后送往数码管显示。这里采用的方案是在采样时钟的上升沿开始计数，然后在下一个上升沿把计数器里的数据送往数码管，并且把计数器清零，让其重新计数。整个方案的实现主要分为四个模块：时钟分频(clk_div)模块、计数器模块(counter)、译码器模块(seg8)、扫描输出(saomiao)模块
标签： 频率计设
上传时间： 2013-11-20
上传用户：avensy
摘要:以单片机89C51 为核心设计了一种频率计。在设计中应用单片机的数学运算和控制功能,实现了测量量程的自动切换,既满足测量精度的要求,又满足系统反应时间的要求。关键词:频率测量;单片机;数据处理 频率计由单片机89C51 、信号予处理电路、串行通信电路、测量数据显示电路和系统软件所组成,其中信号予处理电路包含待测信号放大、波形变换、波形整形和分频电路。系统硬件框图如图1 所示。信号予处理电路中的放大器实现对待测信号的放大,降低对待测信号的幅度要求;波形变换和波形整形电路实现把正弦波样的正负交替的信号波形变换成可被单片机接受的TTL/ CMOS 兼容信号;分频电路用于扩展单片机的频率测量范围并实现单片机频率测量和周期测量使用统一的输入信号。
上传时间： 2013-10-16
上传用户：几何公差
频率测量范围为1-9999KHZ，量程分别为10 100 1M三档的一个频率计设计
标签： 频率计
上传时间： 2022-04-26
上传用户：
基于单片机的数字频率计的设计
上传时间： 2013-06-16
上传用户：eeworm
PLD数字显示频率计的设计1
上传时间： 2013-07-30
上传用户：eeworm
