专辑类-数字处理及显示技术专辑-106册-9138M 锁相环频率合成器-张厥盛-260页-10.9M.pdf
上传时间： 2013-04-24
上传用户：ytu_zhouzaikui
专辑类-数字处理及显示技术专辑-106册-9138M 频率合成与锁相技术-350页-4.4M.pdf
上传时间： 2013-06-30
上传用户：wangchong
专辑类-数字处理及显示技术专辑-106册-9138M 锁相与频率合成技术-182页-6.9M.pdf
上传时间： 2013-04-24
上传用户：YYRR
专辑类-数字处理及显示技术专辑-106册-9138M 频率合成-206页-4.4M.pdf
上传时间： 2013-07-10
上传用户：lx9076
专辑类-单片机专辑-258册-4.20G 基于单片机的数字频率计的设计-68页-0.7M.pdf
上传时间： 2013-07-09
上传用户：nbdedu
超声波电源广泛应用于超声波加工、诊断、清洗等领域，其负载超声波换能器是一种将超音频的电能转变为机械振动的器件。由于超声换能器是一种容性负载，因此换能器与发生器之间需要进行阻抗匹配才能工作在最佳状态。串联匹配能够有效滤除开关型电源输出方波存在的高次谐波成分，因此应用较为广泛。但是环境温度或元件老化等原因会导致换能器的谐振频率发生漂移，使谐振系统失谐。传统的解决办法就是频率跟踪，但是频率跟踪只能保证系统整体电压电流同频同相，由于工作频率改变了而匹配电感不变，此时换能器内部动态支路工作在非谐振状态，导致换能器功率损耗和发热，致使输出能量大幅度下降甚至停振，在实际应用中受到限制。所以，在跟踪谐振点调节逆变器开关频率的同时应改变匹配电感才能使谐振系统工作在最高效能状态。针对按固定谐振点匹配超声波换能器电感参数存在的缺点，本文应用耦合振荡法对换能器的匹配电感和耦合频率之间的关系建立数学模型，证实了匹配电感随谐振频率变化的规律。给出利用这一模型与耦合工作频率之间的关系动态选择换能器匹配电感的方法。经过分析比较，选择了基于磁通控制原理的可控电抗器作为匹配电感，通过改变电抗控制度调节电抗值。并给出了实现这一方案的电路原理和控制方法。最后本文以DSP TMS320F2812为核心设计出实现这一原理的超声波逆变电源。实验结果表明基于磁通控制的可控电抗器可以实现电抗值随电抗控制度线性无级可调，由于该电抗器输出正弦波，理论上没有谐波污染。具体采用复合控制策略，稳态时，换能器工作在DPLL锁定频率上；动态时，逐步修改匹配电抗大小，搜索输出电流的最大值，再结合DPLL锁定该频率。配合PS-PWM可实现功率连续可调。该超声波换能系统能够有效的跟随最大电流输出频率，即使频率发生漂移系统仍能保持工作在最佳状态，具有实际应用价值。
上传时间： 2013-04-24
上传用户：lacsx
基于VHDL的数字频率计的设计（非常的实用
上传时间： 2013-06-06
上传用户：我们的船长
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
许多资料上都写有UC3842/3的频率计算公式，有的资料上为：1.72/Rt×Ct；也有的资料上为： 1.8/Rt×Ct，其实这些公式都为近似值，条件为
上传时间： 2013-06-12
上传用户：telukeji
频率特性测试仪(简称扫频仪)是一种测试电路频率特性的仪器，它广泛应用于无线电、电视、雷达及通信等领域，为分析和改善电路的性能提供了便利的手段。而传统的扫频仪由多个模块构成，电路复杂，体积庞大，而且在高频测量中，大量的分立元件易受温度变化和电磁干扰的影响。为此，本文提出了集成化设计的方法，针对可编程逻辑器件的特点，对硬件实现方法进行了探索。 本文对三大关键技术进行了深入研究： 第一，由扫频信号发生器的设计出发，对直接数字频率合成技术(DDS)进行了系统的理论研究，并改进了ROM压缩方法，在提高压缩比的同时，改进了DDS系统的杂散度，并且利用该方法实现了幅度和相位可调制的DDS系统-扫频信号发生器。 第二，为了提高系统时钟的工作频率，对流水线算法进行了深入的研究，并针对累加器的特点，进行了一系列的改进，使系统能在100MHz的频率下正常工作。 第三，从系统频率特性测试的理论出发，研究如何在FPGA中提高多位数学运算的速度，从而提出了一种实现多位BCD码除法运算的方法—高速串行BCD码除法；随后，又将流水线技术应用于该算法，对该方法进行改进，完成了基于流水线技术的BCD码除法运算的设计，并用此方法实现了频率特性的测试。 在研究以上理论方法的基础上，以大规模可编程逻辑器件EP1K100QC208和微处理器89C52为实现载体，提出了基于单片机和FPGA体系结构的集成化设计方案；以VerilogHDL为设计语言，实现了频率特性测试仪主要部分的设计。该频率特性测试仪完成扫频信号的输出和频率特性的测试两大主要任务，而扫频信号源和频率特性测试这两大主要模块可集成在一片可编程逻辑器件中，充分体现了可编程逻辑器件的优势。 本文首先对相关的概念理论进行了介绍，包括DDS原理、流水线技术等，进而提出了系统的总体设计方案，包括设计工具、语言和实现载体的选择，而后，简要介绍了微处理器电路和外围电路，最后，较为详细地阐述了两个主要模块的设计，并给出了实现方式。
上传时间： 2013-06-08
上传用户：xiangwuy
