由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
许多资料上都写有UC3842/3的频率计算公式，有的资料上为：1.72/Rt×Ct；也有的资料上为： 1.8/Rt×Ct，其实这些公式都为近似值，条件为
上传时间： 2013-06-12
上传用户：telukeji
一、EMC 工程师必须具备的八大技能 二、EMC 常用元件 三、EMI/EMC 设计经典 85 问 四、EMC 专用名词大全 五、产品内部的 EMC 设计技巧 六、电磁干扰的屏蔽方法 七、电磁兼容(EMC)设计如何融入产品研发流程
上传时间： 2013-04-24
上传用户：love1314
AVR单片机频率计的设计与原理图+源码，自主研发，适合有一定经验的人员。
上传时间： 2013-06-03
上传用户：huangzchytems
超声波电机(Ultrasonic motors，简称USM)是一种全新原理的直接驱动电机，它利用压电陶瓷逆压电效应激发的超声振动作为驱动力，通过定转子间的摩擦力来驱动转子运动。与传统的电磁电机相比，它具有低速大转矩、无电磁干扰、动作响应快、运行无噪声、无输入自锁等卓越特性，在非连续运动领域、精密控制领域比传统的电磁电机性能优越得多。超声波电机在工业控制系统、汽车专用电器、精密仪器仪表、办公自动化设备、智能机器人等领域有广阔的应用前景，近年来倍受科技界和工业界的重视，成为当前机电控制领域的一个研究热点。 本文主要以行波型超声波电机的驱动控制技术为研究对象，引入嵌入式系统理念，设计并制作了超声波电机的驱动控制系统，并对超声波电机的速度与定位控制做了深入的研究。本文主要研究内容及成果如下： 介绍了超声波电机的工作原理、特点及其应用前景，总结了国内外超声波电机驱动控制技术的发展历史和研究现状，以及今后我国超声波电机驱动控制技术的发展方向，明确了本文的研究内容。 结合嵌入式系统特点及其开发方法，详细介绍了超声波电机嵌入式驱动控制系统的硬件和软件设计过程，并总结了硬件、软件的调试过程。最后，对所设计系统性能进行了实验测试和数据分析。 采用DDS技术解决超声波电机所需要的高频驱动电源和数字控制的问题。本文设计的以ARM控制器为核心，频率、相位、幅值均可调的双通道信号发生器，具有频率和相位差控制精度高的特点。 本文介绍了速度与位置的常用控制策略。设计并搭建了基于增量式PID的速度和基于模糊PID的位置控制系统。速度控制采用增量式PID调节，其控制策略简单、易行，通过实验选择合适的参数能适应一般的控制精度要求。定位控制则采用模糊PID控制策略，该策略将模糊控制不需要精确的数学模型、收敛速度快的特点与PID简单易行、能消除稳态误差的优点相结合，改善了模糊控制器稳态性能，使电机定位控制精度达到0.0880。
上传时间： 2013-07-16
上传用户：wdq1111
正交频分复用(Orthogonal Frequency Division Multiplexing，OFDM)技术是一种多载波传输技术，它的基本思想是在频域内将给定信道划分成几个相互正交的子信道，每个子信道使用一个子载波进行调制，各子载波并行传输。该技术可以有效提高频谱利用率，能够对抗多径效应产生的频率选择性衰弱和载波间干扰，在时变、频变、多径干扰严重的水声信道中具有较强的优势。 随着计算机和多媒体通信技术的发展，嵌入式系统在各个领域的应用不断深入。其中，基于ARM技术知识产权(IP)核的微处理器依靠其高性能、低功耗和易扩展的特点，在工业控制、无线通信、消费电子等多个领域得到广泛的应用；随着嵌入式系统复杂度的提高，操作系统已成为嵌入式系统不可缺少的一部分。其中，嵌入式Linux凭借免费开源、功能强大、成熟稳定等特点，目前已成为主要的嵌入式操作系统之一。 数字信号处理器(Digital Signal Processor，DSP)具有很强的数字信号处理能力，可以满足各种高实时要求，但其寻址范围小，I/O功能较差。ARM+DSP双处理器的结构可以充分利用ARM和DSP各自的优势实现协同工作。 本论文的主要工作是研究和实现一个基于OFDM技术的由ARM+DSP硬件平台实现的能够完成水下声信道图像传输的系统。主要研究内容包括OFDM系统的基本原理、ARM+DSP底层硬件的驱动和控制，Linux操作系统的移植、MiniGUI人机界面的设计、相关应用软件的编写以及在TMS320VC5502上初步实现OFDM的调制解调，以期对今后水下图像传输系统的实现能具有较大的参考价值。
上传时间： 2013-05-20
上传用户：Ruzzcoy
39839电感量计算小巧实用的绿色软件，根据输入的线圈长度、线圈直径、导线直径、线圈匝数及工作频率快速计算出电感量、自分布电容、空载Q值、自谐振频率
上传时间： 2013-06-03
上传用户：夜月十二桥
11201频率计算器含有多种频率计算工具，有LC谐振频率计算软件，RC谐振频率计算工具，并含有多种软件
上传时间： 2013-07-26
上传用户：mj16166
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
