用verilog写的cpld的各种分频程序，希望大家指正，谢谢！
上传时间： 2015-06-23
上传用户：nanxia
本人在学习过程中的一个阶段项目,用JAVA+Servlet+Jsp做的一个B/S后台新闻发布系统
上传时间： 2015-07-21
上传用户：AbuGe
四柱汉诺塔问题的求解程序.解题思路:如a,b,c,d四柱. 要把a柱第n个盘移到目标柱子(d柱),先把上层 分两为两部份,上半部份移到b柱,下半部分移到c柱,再把第n盘移到 目标柱子,然后,c柱盘子再移到目标柱子,再把b柱盘子移到目标柱子. 细节地方: 上半部份移到b柱时,它的中间变量柱子是有二选一的.而下半部分 移到c柱时,它的中间变量柱子只有一个(因为一个柱子已被上半部份 占了).b,c也移到目标柱子时同理。
上传时间： 2013-12-22
上传用户：aeiouetla
用Verilog实现基于FPGA的通用分频器
上传时间： 2015-08-20
上传用户：songrui
这是用VHDL 语言编写的参数可以直接设置的2n倍时钟分频器，在运用时，不需要阅读VHDL源代码，只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
上传时间： 2015-08-23
上传用户：xinyuzhiqiwuwu
本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.
标签： VerilogHDL 语言 分频器 计数器
上传时间： 2013-12-15
上传用户：缥缈
本程序使用于爱思51-B型高级用户板功能测试及演示,是用asm写的，有要的朋友可以下下，
上传时间： 2015-08-26
上传用户：lmeeworm
高斯亚当消去法 GAUSSJ(A[],N,B[])用这个子过程实现高斯亚当消去法
上传时间： 2015-08-29
上传用户：541657925
清楚地讲述了怎样用VHDL语言设计整数分频、小数分频、分数分频等，是学习VHDL不可多得的好材料！
上传时间： 2015-09-09
上传用户：Andy123456
用verilog编写适中分频器 并且还有测试程序
上传时间： 2013-11-28
上传用户：dongqiangqiang
