本文研究了基于Nios Ⅱ的FPGA-CPU调试技术。论文研究了NiosⅡ嵌入式软核处理器的特性；实现了以Nios Ⅱ嵌入式处理器为核心的FPGA-CPU调试系统的软、硬件设计；对两种不同类型的FPGA-CPU进行了实际调试，对实验数据进行了分析。 在硬件方面，为了控制和检测FPGA-CPU，设计并实现了FPGA-CPU的控制电路、FPGA-CPU的内部通用寄存器组扫描电路、存储器电路等；完成了各种外围设备接口的设计；实现了调试系统的整体设计。 在软件方面，设计了调试监控软件，完成了对FPGA-CPU运行的控制和信号状态的监测。这些信号包括地址和数据总线以及各种寄存器的数据等；实现了多种模式下的FPGA-CPU调试支持单时钟调试、单步调试和软件断点多种调试模式。此外，设计了专用的编译软件，实现了基于不同指令系统的伪汇编程序编译，提高了调试效率。 本文作者在实现了FPGA-CPU调试系统基础上，对两种指令系统不同、结构迥异的FPGA-CPU进行实际调试。调试结果表明，这种基于IP核的可复用设计技术，能够在一个FPGA芯片内实现调试系统和FPGA-CPU的无缝连接，能够有效地调试FPGA-CPU。
上传时间： 2013-05-19
上传用户：xinyuzhiqiwuwu
当今的船用导航雷达具有数字化、多功能、高性能、多接口、网络化。同时要求具有高可靠性、高集成度、低成本，信号处理单元的小型化，产品更新周期短。要同时满足上述需求，高集成度的器件应用是必须的。同时开发周期要短，需求软件的可移植性要强，并且是模块化设计，现场可编程门阵列器件(FPGA)已经成为设计首选。 现场可编程门阵列是基于通过可编程互联连接的可配置逻辑块(CLB)矩阵的可编程半导体器件。与为特殊设计而定制的专用集成电路(ASIC)相对，FPGA可以针对所需的应用或功能要求进行编程。虽然具有一次性可编程(OTP)FPGA，但是主要是基于SRAM的，其可随着设计的演化进行重编程。CLB是FPGA内的基本逻辑单元。实际数量和特性会依器件的不同而不同，但是每个CLB都包含一个由4或6个输入、一些选型电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵是高度灵活的，可以进行配置以便处理组合逻辑、移位寄存器或RAM。当今的FPGA已经远远超出了先前版本的基本性能，并且整合了常用功能(如RAM、时钟管理和：DSP)的硬(ASIC型)块。由于具有可编程特性，所以FPGA是众多市场的理想之选。它高集成度，以及用于设计的强大软件平台、IP核、在线升级可满足需求。 本文介绍了基于FPGA实现船用导航雷达数字信号处理的设计，这是一个具体的、已经完成并进行小批量生产的产品，对指导实践具有一定意义。
上传时间： 2013-04-24
上传用户：稀世之宝039
近年来，GPS技术迅速发展，并随着3G时代的到来，其应用领域日益广阔，需求量与日俱增。与此同时，随着电路系统设计越来越复杂，上市时间日益缩短，集成电路设计方法面临重大变革。因此采用新型方法学来设计GPS接收系统是必要的。 本文基于GPS原理，采用可复用的IP技术和软硬协同设计技术，设计了一种高性能的GPS SOC接收系统。论文首先分析了GPS信号解调的原理，提出了一种高性能的捕获和跟踪系统结构，详细说明了其工作流程和设计原理。其次，基于高性能总线的选取提出了整个基带系统地结构，并阐明了总线上的各个模块设计方法。采用了直接复用的测试手段和FPGA的测试平台，缩短开发周期，而且保证了对整个系统测试的覆盖率。本文所设计的系统最大特色在于易于集成到其它系统中，并且仅占用10个芯片端口，实现了IP化的设计目的。 最后本文介绍了测试过程中所采用的基于FPGA平台的仿真验证方案和测试方法，并给出了最终的测试结果，达到了对卫星信号搜索定位的目的。
上传时间： 2013-04-24
上传用户：starlet007
随着雷达信号处理技术的不断发展，通用化、系统化、模块化的设计标准日益受到人们的重视，而FPGA和可复用IP核技术的发展使之成为可能。文中从三个方面进行IP内核的开发，一是采用硬件描述语言实现雷达信号处理IP核设计；二...
上传时间： 2013-05-21
上传用户：tccc
Abstract: IC switches and multiplexers are proliferating, thanks to near-continual progress in lowering the supply voltage,incorporating fault-protected inputs, clamping the output voltage, and reducing the switch resistances. The latest of these advancesis the inclusion of precision resistors to allow two-point calibration of gain and offset in precision data-acquisition systems.
上传时间： 2013-11-12
上传用户：acwme
绪论 3线性及逻辑器件新产品优先性计算领域4PCI Express®多路复用技术USB、局域网、视频多路复用技术I2C I/O扩展及LED驱动器RS-232串行接口静电放电(ESD)保护服务器/存储10GTL/GTL+至LVTTL转换PCI Express信号开关多路复用I2C及SMBus接口RS-232接口静电放电保护消费医疗16电源管理信号调节I2C总线输入/输出扩展电平转换静电放电保护 手持设备22电平转换音频信号路由I2C基带输入/输出扩展可配置小逻辑器件静电放电保护键区控制娱乐灯光显示USB接口工业自动化31接口——RS-232、USB、RS-485/422继电器及电机控制保持及控制：I2C I/O扩展信号调节便携式工业（掌上电脑/扫描仪） 36多路复用USB外设卡接口接口—RS-232、USB、RS-485/422I2C控制静电放电保护 对于任意外部接口连接器的端口来说，静电放电的冲击一直是对器件可靠性的威胁。许多低电压核心芯片或系统级的特定用途集成电路(ASIC)提供了器件级的人体模型(HBM)静电放电保护，但无法应付系统级的静电放电。一个卓越的静电放电解决方案应该是一个节省空间且经济高效的解决方案，可保护系统的相互连接免受外部静电放电的冲击。
上传时间： 2013-10-18
上传用户：mikesering
PT4115是一款连续电感电流导通模式的降压恒流源，用于驱动一颗或者多颗串联LED。根据不同外部器件，芯片可以驱动高达数十瓦的LED。PT4115具有调光功能，通过DIM引脚实现模拟调光和宽范围PWM调光。当VDIM低于0.3V时，功率开关关断，芯片进入低功耗待机状态 主要技术参数 输入电压范围：6V to 40V 最大输出LED电流1.2A 5%的输出电流精度 高达97%的效率 极少的外部器件 复用DIM引脚进行LED开关、模拟调光和PWM调光 LED开路保护 LED过热保护 输出电流可调节 具有输入欠压保护功能 应用 低压LED射灯代替卤素灯 车载LED灯 LED备用灯 LED信号灯
上传时间： 2014-12-24
上传用户：shengyj12345
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
内容提要： SD3系列器件介绍 可编程通用外围芯片PSD301 可编程通用外围芯PSD311等介绍。 1.1 简介 1.1.1 引言 1.2.2 器件命名方式 1.1.3 PSD3系列器件简介 1.1.4 PSD3系列器件性能简介 1.1.5 支持PSD系列的WSI软件 1.2 系统结构 1.2.1 PSD3系列器件结构和引脚说明 1.2.2 地址输入 1.2.3 性能参数 1.2.4 微控制器/微处理器控制输入 1.3 PSD3系列器件的操作方式 1.3.1多路复用8位地址/数据总线 1.3.2多路复用16位/数据总线 ............................ ............................
上传时间： 2013-10-22
上传用户：座山雕牛逼
TLC2543是TI公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。 TLC2543的特点 （1）12位分辩率A/D转换器； （2）在工作温度范围内10μs转换时间； （3）11个模拟输入通道； （4）3路内置自测试方式； （5）采样率为66kbps； （6）线性误差±1LSBmax； （7）有转换结束输出EOC； （8）具有单、双极性输出； （9）可编程的MSB或LSB前导； （10）可编程输出数据长度。 TLC2543的引脚排列及说明 TLC2543有两种封装形式：DB、DW或N封装以及FN封装，这两种封装的引脚排列如图1，引脚说明见表1 TLC2543电路图和程序欣赏 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上传时间： 2013-11-19
上传用户：shen1230
