遥感图像在人类生活和军事领域的应用日益广泛，适合各种要求的遥感图像编码技术具有重要的现实意义。基于小波变换的内嵌编码技术已成为当前静止图像编码领域的主流，其中就包括基于分层树集合分割排序(Set Partitioning inHierarchical Trees，SPIHT)的内嵌编码算法。这种算法具有码流可随机获取以及良好的恢复图像质量等特性，因此成为实际应用中首选算法。随着对图像编码技术需求的不断增长，尤其是在军事应用领域如卫星侦察等方面，这种编码算法亟待转换为可应用的硬件编码器。 在静止图像编码领域，高性能的图像编码器设计一直是相关研究人员不懈追求的目标。本文针对静止图像编码器的设计作了深入研究，并致力于高性能的图像编码算法实现结构的研究，提出了具有创新性的降低计算量、存储量，提高压缩性能的算法实现结构，并成功应用于图像编码硬件系统中。这个方案还支持压缩比在线可调，即在不改变硬件框架的条件下可按用户要求实现16倍到2倍的压缩，以适应不同的应用需求。本文所做的工作包括了两个部分。 1．一种基于行的实时提升小波变换实现结构：该结构同时处理行变换和列变换，并且在图像边界采用对称扩展输出边界数据，使得图像小波变换时间与传统的小波变换相比提高了将近2.6倍，提高了硬件系统的实时性。该结构还合理地利用和调度内部缓冲器，不需要外部缓冲器，大大降低了硬件系统对存储器的要求。 2．一种采用左遍历的比特平面并行SPIHT编码结构：在该编码结构中，空间定位生成树采用深度优先遍历方式，比特平面同时处理极大地提高了编码速度。
上传时间： 2013-06-17
上传用户：abc123456.
在VTS(Vessel Tramc Services船舶交管系统)系统中，雷达信号的处理器的能力己成为制约雷达目标录取、跟踪处理能力和可靠性以及整个VTS系统工作的主要因素。随着区域性VTS的建立，要求将雷达信号以最高的质量和最低的代价远距离传输，而达到这一要求的关键技术环节一雷达信息的压缩处理也将受到雷达信号预处理系统的影响。 因此，研究更有效的VTS雷达信号预处理系统是一项很有价值和实际意义的工作。本文是在前人研究成果的基础上，面向实际应用的需求，主要研究VTS雷达信号预处理算法的设计方法和实现手段，设计完成了一个数字化的雷达原始信号实时采集与处理系统。 本设计主要包括雷达信号的采集、杂波抑制处理以及与DSP芯片的信号传输。在硬件结构上，本设计采用FPGA完成信号的采集、CFAR处理和雷达信号检测器的设计，将大量的以前需要由DSP芯片来完成的算法移植到FPGA中实现，大大减轻了DSP芯片的工作压力，也减小了系统的体积。 在算法研究中，设计中重点讨论了杂波的抑制方法和目标的检测方法。本文在研究了大量现有的雷达信号杂波抑制及信号检测的算法的基础上，比较了各种算法的优劣，最终选择了一种适合本次设计要求的CFAR算法和双极点滤波雷达信号检测器在FPGA中实现。 论文中对设计中所采用的方法给出了理论分析、试验仿真结果和试验实际调试结果。通过本文所述的设计和实验，本文设计的雷达信号预处理系统对雷达视频信号的采集与传输都有很好的效果，所选用的杂波处理算法对雷达杂波、雨雪杂波和陆地回波都具有较好的抑制作用，能有效地处理雷达杂波中的尖峰成分，使信噪比得到较大改善。
上传时间： 2013-04-24
上传用户：pei5
本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性能为目标，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化，然后从数据流中提取有效数据，加以适当裁剪，最后将奇偶场图像数据合并成帧，存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成，由FPGA对SAA7113芯片初始化设置、控制，并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素，从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式，在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤，最后用实际的图像数据块对系统进行了验证。
上传时间： 2013-04-24
上传用户：qazwsc
DVB-S(Digital Video Broadcasting bv Satellite)调制器是符合DVB-S协议的数字电视前端设备之一，也满足我国数字电视卫星广播标准，该设备可以广泛应用于数字电视卫星业务和相关数字电视业务。本文主要阐述了基于FPGA实现DVB-S调制器的信道编码和调制，按功能对DVB-S信道编码过程进行模块分解、模块接口定义，针对每个模块进行工作原理分析、算法分析、HDL描述、时序仿真及FPGA实现；DVB-S调制器的核心是信道编码和调制部分，利用FPGA在数字信号处理方面的优势，本文重点对其中的几个关键模块，包括RS编码、卷积交织器和卷积穿孔编码等的实现算法进行了比较详细的分析，并通过HDL描述和时序仿真来验证算法正确性；对FPGA各模块的资源进行了估计、利用Altera公司的Cyclone器件的内部锁相环实现ASI信号的接收；最后对整机进行了测试，测试结果表明，本文设计的DVB-S调制器技术指标满足设计要求。
上传时间： 2013-04-24
上传用户：gmh1314
在传统的数字传输系统中，纠错编码与调制是各自独立设计并实现的，译码与解调也是如此。80年代初，Ungerboeck根据调制解调与纠错编码的特点，提出了一种新的思想，称作网格编码调制，记为TCM。它是将调制解调与纠错编码当成一个整体来设计。它的中心思想是：采用编码方法将信号空间做最佳分割，使已调信号矢量端点间有最大的距离。这样就可以在相同发射功率、相同有效性的条件下提高信息传输的可靠性，特别适用于频带受限和功率受限信道。它在卫星通信和移动通信中的应用又使它成为研究热点。 本文介绍了TCM编码调制的基本原理，在此基础上提出了一种新的TCM编码的方法；介绍了卷积码Viterbi译码的基本原理和步骤，在此基础上分析了TCM的Viterbi译码的特点；研究了TCM在高斯白噪声条件下的误码性能及其编码增益，并在MATLAB上仿真来进行验证；介绍了数字逻辑设计的基本方法和流程，在此基础上介绍了基于FPGA的TCM系统的各个模块。
上传时间： 2013-07-26
上传用户：13913148949
随着多媒体编码技术的发展，视频压缩标准在很多领域都得到了成功应用，如视频会议(H.263)、DVD(MPEG-2)、机顶盒(MPEG-2)等等，而网络带宽的不断提升和高效视频压缩技术的发展使人们逐渐把关注的焦点转移到了宽带网络数字电视(IPTV)、流媒体等基于传输的业务上来。带宽的增加为流式媒体的发展铺平了道路，而高效的视频压缩标准的出台则是流媒体技术发展的关键。H.264/AVC是由国际电信联合会和国际标准化组织共同发展的下一代视频压缩标准之一。新标准中采用了新的视频压缩技术，如多模式帧间预测、1/4像素精度预测、整数DCT变换、变块尺寸运动补偿、基于上下文的二元算术编码(CABAC)、基于上下文的变长编码(CAVLC)等等，这些技术的采用大大提高了视频压缩的效率，更有利于宽带网络数字电视(IPTV)、流媒体等基于传输的业务的实现。 本文主要根据视频会议应用的需要对JM8.6代码进行优化，目标是实现基于Baseline的低复杂度的CIF编码器，并对部分功能模块进行电路设计。在设计方法上采用自顶向下的设计方法，首先对H.264编码器的C代码和算法进行优化，并对优化后的结果进行测试比较，结果显示在图像质量没有明显降低的情况下，H.264编码器编码CIF格式视频每秒达到15帧以上，满足了视频会议应用的实时性要求。然后，以C模型为参考对H.264编码器的部分功能模块电路进行设计。采用Verilog HDL实现了这些模块，并在Quartus Ⅱ中进行了综合、仿真、验证。主要完成了Zig-zag扫描和CAVLC模块的设计，详细说明模块的工作原理和过程，然后进行多组的仿真测试，结果与C模型相应部分的结果一致，证明了设计的正确性。
上传时间： 2013-06-11
上传用户：kjgkadjg
本论文介绍了几种编码和调制技术的基本原理和课题的总体实现结构，重点分析和讨论了滚降系数可调的成形滤波、内插技术以及滤波器中乘法器、加法器的实现方法。通过外部控制器可对FPGA内部设计的多项参数进行设置，可支持32.000kbps～4.096Mbps范围内的多速率数据传输，适用于各种信道限带性能要求的传输系统。本论文使用一片FPGA芯片实现了信道编码(包括数据加扰、差分编码、卷积码、RS码、交织等)、多种调制方式(BPSK、QPSK、π/4-QPSK、TC8PSK、16QAM)、成形滤波器、多级内插、上变频器、具有连续/突发信号模式的数据源。将本论文的成果移植到某单位的信号源研制平台，基本上可以满足现阶段研制和维修解调设备对信号源的需求，因此具有较高的使用价值。
上传时间： 2013-07-27
上传用户：feichengweoayauya
在数字通信中，采用差错控制技术(纠错码)是提高信号传输可靠性的有效手段，并发挥着越来越重要的作用。纠错码主要有分组码和卷积码两种。在码率和编码器复杂程度相同的情况下，卷积码的性能优于分组码。 卷积码的译码方法主要有代数译码和概率译码。代数译码是基于码的代数结构；而概率译码不仅基于码的代数结构，还利用了信道的统计特性，能充分发挥卷积码的特点，使译码错误概率达到很小。 卷积码译码器的设计是由高性能的复杂译码器开始的，对于概率译码最初的序列译码，随着译码约束长度的增加，其译码错误概率可达到非常小。后来慢慢地向低性能的简单译码器演化，对不太长的约束长度，维特比(Viterbi)算法是非常实用的。维特比算法是一种最大似然的译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高(约10-5)时，Viterbi译码算法效率很高，速度很快，译码器也较简单。 目前，卷积码在数传系统，尤其是在卫星通信、移动通信等领域已被广泛应用。 本论文对卷积码编码和Viterbi译码的设计原理及其FPGA实现方案进行了研究。同时，将交织和解交织技术应用于编码和解码的过程中。 首先，简要介绍了卷积码的基础知识和维特比译码算法的基本原理，并对硬判决译码和软判决译码方法进行了比较。其次，讨论了交织和解交织技术及其在纠错码中的应用。然后，介绍了FPGA硬件资源和软件开发环境Quartus Ⅱ，包括数字系统的设计方法和设计规则。再有，对基于FPGA的维特比译码器各个模块和相应算法实现、优化进行了研究。最后，在Quartus Ⅱ平台上对硬判决译码和软判决译码以及有无交织等不同情况进行了仿真，并根据仿真结果分析了维特比译码器的性能。 分析结果表明，系统的误码率达到了设计要求，从而验证了译码器设计的可靠性，所设计基于FPGA的并行Viterbi译码器适用于高速数据传输的场合。
上传时间： 2013-04-24
上传用户：zhenyushaw
随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用系统的研究将成为信息产业的新热点。 本文详细介绍了一种实时监控图像处理系统的设计方案，实现了具有前端视频采集系统、图像预处理功能系统、图像显示系统。该系统采用Altera公司的FPGA芯片作为中央处理器，由视频采集模块、异步FIFO模块、视频解码模块、I
上传时间： 2013-06-20
上传用户：wc412467303
图像处理技术是信息科学中近几十年来发展最为迅速的学科之一。目前，数字图像处理技术被广泛应用于航空航体、通信、医学及工业生产领域中。图像处理系统的硬件实现一般来讲有三种方式：专用的图像处理器件主要有专用集成芯片(Application SpecificIntegrated Circuit)、数字信号处理器(Digital Signal Process)和现场可编程门阵列(FieldProgrammable GateArray)以及相关电路组成。它们可以实时高速完成各种图像处理算法。图像处理中，低层的图像预处理的数据量很大，要求处理速度快，但运算结果相对比较简单。相对于其他两种系统，基于FPGA的图像处理系统非常合适用于图像的预处理。 本文设计了一种基于FPGA的图像处理系统。它的主要功能有：对摄像头送来的视频数据进行采集，并把它数字化；实现中值滤波和边缘检测这两种图像增强算法；将数字视频信号转换为模拟信号。 图像处理系统由主处理器单元、图像编码单元和图像解码单元三部分组成。FPGA作为整个系统的核心器件，不仅要模拟出12C总线协议，完成视频解码芯片和编码芯片的初始化；还要对视频流同步信号提取，实现图像采集控制，并将图像信号存储在SRAM中；图像增强算法也是在FPGA中实现。采用PHILIPS公司的专用视频解码芯片SAA7111A将模拟视频转化数字视频；视频编码芯片SAA7121完成数字视频到模拟视频的转化。
上传时间： 2013-07-19
上传用户：标点符号
