本文以ABS采集系统为基础,利用嵌入式技术设计了以SD卡为存储介质的驾驶行为再现存储系统,对ABS的数据进行读写操作。本系统采用了目前通用的通信方式及SD卡对数据进行存储,设计了基于嵌入式的硬件
上传时间： 2013-07-12
上传用户：silenthink
随着现代计算机技术和互联网技术的飞速发展，嵌入式系统成为了当前信息行业最热门的焦点之一。ARM以其高性能低功耗的特点成为目前主流的32位嵌入式处理器而在数码产品中广泛使用，随着数码相机的普及，数码相框产品得到推广，数码相框通过一个液晶的屏幕显示数码照片而非纸质照片，数码相框比普通相框更灵活多变，也给现在日益使用的数码相片一个新的展示空间。在嵌入式操作系统方面，uC/OS—Ⅱ凭借其小内核、多任务、丰富的系统服务、容易使用以及源码公开等特点被嵌入式系统开发者广泛用在各种嵌入式设备开发中。uC/FS嵌入式文件系统由于稳定性，可移植性以及与uC/OS—Ⅱ内核的相兼容被广泛用在基于uC/OS—Ⅱ的嵌入式系统开发中。NAND Flash存储器由于其大容量数据存储、高速存取速度、易于擦除和重写、功耗小等特点被广泛应用于便携式电子设备的数据存储、嵌入式系统的程序存储载体中。 本论文的硬件工作平台是艾科公司研发的数码相框芯片方案ARK1600，该平台集成了嵌入式系统设计所需的相关硬件模块。本论文的主要设计目标是在该平台上实现NAND Flash存储设备驱动的系统级方案，即在ARK1600平台上通过构建uC/OS—Ⅱ操作系统以及uC/FS文件系统来实现NAND Flash设备驱动挂接。本论文是在Windows环境下通过ARM ADS实现代码的编译，通过Multi—ICE进行前期调试以及USB—Debug进行后期的系统整合调试。 本论文的主要研究工作具体涉及以下三个的方面：首先研究了ARM相关构架以及uC/OS—Ⅱ操作系统的特点，并在此基础上移植uC/OS—Ⅱ操作系统到ARK1600平台，分析ARK1600硬件体系结构的基础上详细分析了BootLoader的相关概念，并重点阐述了NAND BootLoader程序设计与实现过程；其次在文件系统方面，本论文成功移植uC/FS嵌入式文件系统到ARK1600平台，在移植的过程中采用了动态文件缓冲区算法提高了该文件系统的数据传输效率；最后重点讨论了NAND Flash驱动在ARK1600的实现，主要分析了NAND Flash的数据存储结构，并从物理层，逻辑层和文件系统接口层三个方面具体分析了NAND Flash驱动程序的实现，并在NAND Flash逻辑层驱动实现时通过采用坏块处理表算法实现了NAND的磨损均衡问题。
上传时间： 2013-07-31
上传用户：xcy122677
随着现代计算机技术和互联网技术的飞速发展，嵌入式系统成为了当前信息行业最热门的焦点之一。而ARM以其高性能低功耗的特点成为目前应用最广泛的32位嵌入式处理器。在嵌入式操作系统方面，Linux凭借其性能优异、结构清晰、平台支持广泛、网络支持强劲及开放源代码等多方面的优势，被嵌入式系统开发者广泛地采用。Linux 2.6包含许多新的特性，为其在嵌入式领域的应用提供了强有力的支持，新的内核越来越多地应用于嵌入式Linux系统中。 本文的工作基于艾科公司研发的硬件平台Ark1600开展。该平台上集成了多个功能模块，例如LCD、12S、GPIO、12C等，同时支持XD、CF、MMC、SD等多种硬件存储设备，在设备通信方面提供了USB、串行通信等传输方式。本文的主要工作是研究Linux在ARM芯片上的移植，并在此基础上阐述Linux设备驱动的开发。 首先构建了交叉编译环境，然后在分析Ark1600硬件体系结构的基础上详细阐述了BootLoader程序设计与实现、Linux2.6内核移植、Ramdisk文件系统移植的全过程，为后续项目的实施搭建了一个良好的开发平台。论文最后阐述了Linux 2.6内核中开发块设备驱动程序的实现方法，并以XD块设备驱动程序为例，详细阐述了Linux驱动程序的开发流程。 主要工作量在于BootLoader程序的设计与实现、Linux系统移植和XD块设备驱动程序的开发。因为项目平台独特的硬件环境，一些程序代码要严格依赖硬件设备设计。在Linux移植中的主要工作包括串口控制台的驱动、设置系统的存储布局、初始化系统定时器、初始化系统中断、在Linux系统中建立标识本硬件平台的结构体变量、配置并编译Linux内核等。
上传时间： 2013-05-18
上传用户：wzr0701
JPEG2000是新一代的静态图像压缩标准，它相比JPEG有很多新的特性，如渐进传输和感兴趣区域编码等，因而它具有广阔的应用前景，特别是在数码相机、PDA等便携式设备中。 JPEG2000的核心主要包括小波变换和基于最优化截断点的嵌入式块编码(EBCOT)算法，其计算复杂度远远高于JPEG，完全采用软件方案实现将会占用大量的处理器时间和内存开销，而且速度较慢，实时处理的能力较差。为了推广JPEG2000在便携式产品、消费类电子产品中的应用，打开巨大的潜在市场，研究硬件实现的算法实时处理方案具有重要的应用价值。 EBCOT算法是一个两层的编码引擎，其中的上下文编码的运算量约占到总运算量的50％，是提高编码速度的关键算法之一。由于上下文编码大部分都是逻辑运算，没有复杂的数学运算，但逻辑控制流程复杂繁琐，对存储器访问频繁，采用DSP或者其他的通用处理器通过指令控制实现该算法，未能显著提高编码速度。本文采用FPGA芯片，以电路逻辑的方式来实现该算法并进行优化，在研究和分析了上下文编码算法运算特点的基础上，设计了列判断和交错存储相结合的硬件实现方案，并采用硬件描述语言Verilog在寄存器传输级描述了相应的硬件电路。通过功能仿真和逻辑综合后，所获得的上下文编码模块最大时钟频率为101MHz，且能在130ms内完成对一幅512×512灰度图像的编码，性能比Jasper软件中的实现方案提高了75％。 JPEG2000的一个重要特性是其具有渐进传输的能力，而码流组织是获得渐进传输特性的技术关键。码流组织通过在输出码流中安排数据包的先后顺序来实现渐进传输的目的。本文对JPEG2000中实现渐进传输的机制进行了分析，并研究了码流组织的算法实现。 为了对JPEG2000算法实现进行验证，本文设计了基于FPGA和ARM的验证实验平台，其中FPGA主要完成算法中运算量较大的小波变换、上下文编码和算术编码，而ARM处理器则完成码流组织、数据打包以及和PC机的通信。本文在该平台上对所设计的上下文编码算法和码流组织模块的设计进行了验证，实验结果表明本文设计的算法模块功能正确，并在一定程度上提高了编码速度。
上传时间： 2013-04-24
上传用户：独孤求源
在图像处理、航空航天、遥感测量、现代电子测试等很多领域，要求测试仪器设备能及时保存原始测试数据，用于事后数据分析和处理。同时前端探测器性能的提高，对于各种系统存储容量、体积、造价、稳定性等都提出了更高的要求。因此研制性能可靠、体积小、低成本的数据存储系统是十分必要的。 本文提出基于ARM嵌入式处理器+FPGA结构的高速信号采集与存储系统解决方案。进行了信号采集与存储系统设计。其特点是高性能、低成本、体积小。 文中利用了ARM处理器和FPGA可编程逻辑器件的特点，进行了基于本方案的硬件设计，：FPGA软件设计。叙述了PCB设计以及调试过程中需注意的问题。 系统的硬件设计以ARM和FPGA为平台，ARM处理器采用了Samsung公司的S3C2410，FPGA采用Altera公司的EP2C8。硬件设计围绕着核心芯片，进行了电源设计和ARM和FPGA外围电路设计。 ARM处理器实现了系统的控制；FPGA作为协处理器实现了FIFO，一些接口、时序控制等，协助ARM采集数据。在FPGA中实现硬件电路简化了外围电路，使得设计灵活，开发调试方便，也提高了系统的可靠性。 系统软件操作系统采用的是Linux，基于嵌入式Linux操作系统的特点，分析了系统的实时性。接着进行了Linux平台上基于Qt的用户界面应用程序设计。 最后分析了系统测试结果，并指出存在的问题和改进方法。
上传时间： 2013-07-10
上传用户：cylnpy
本文是四川省教育厅重点项目“经济型网络同步课堂关键技术研究与装备开发”关键技术的一部分，主要内容是实现嵌入式视频采集与存储。通过构建基于ARM微处理器和开源Linux操作系统的平台，实现视频数据的通用USB移动存储设备存储，达到经济型的目标。 本文详细介绍了整个系统平台研究开发和设计实现的过程。论文讨论了ARM微处理器在嵌入式系统中的应用，实现了SDRAM存储系统、Flash存储系统、串口、USB接口、IIC接口等模块的原理设计；分析了高速印制电路板设计中的难点并予以克服，实现了印制电路板设计。 论文介绍了Linux作为嵌入式操作系统的特点与优势，实现了将其完整移植到一个新硬件平台；论文同时还实现了引导代码、根文件系统、驱动程序等内容；视频采集与存储应用，设计采用缓冲区的方法保证其衔接，采用Linux线程机制进行多任务调度，最终实现了视频采集存储功能。 本系统充分结合了计算机科学、嵌入式技术和数字视频技术等前沿领域的众多理论和成果，体现了学科交叉与技术集成的创新。
上传时间： 2013-06-02
上传用户：wangchong
数字存储示波器（DSO）上世纪八十年代开始出现，由于当时它的带宽和分辨率较低，实时性较差，没有具备模拟示波器的某些特点，因此并没有受到人们的重视。随着数字电路、大规模集成电路及微处理器技术的发展，尤其是高速模/数（A/D）转换器及半导体存储器（RAM）的发展，数字存储示波器的采样速率和实时性能得到了很大的提高，在工程测量中，越来越多的工程师用DSO来替代模拟示波器。 本文介绍了一款双通道采样速率达1GHz，分辨率为8Bits，实时带宽为200MHz数字存储示波器的研制。通过对具体功能和技术指标的分析，提出了FPGA＋ARM架构的技术方案。然后，本文分模块详细叙述了整机系统中部分模块，包括前端高速A/D转换器和FPGA的硬件模块设计，数据处理模块软件的设计，以及DSO的GPIB扩展接口逻辑模块的设计。 本文在分析了传统DSO架构的基础上，提出了本系统的设计思想和实现方案。在高速A/D选择上，国家半导体公司2005年推出的双通道采样速率达500MHz高速A/D转换器芯片ADC08D500，利用其双边沿采样模式（DES）实现对单通道1GHz的采样速率，并且用Xilinx公司Spraten-3E系列FPGA作为数据缓冲单元和存储单元，提高了系统的集成度和稳定性。其中，FPGA缓冲单元完成对不同时基情况下多通道数据的抽取，处理单元完成对数据正弦内插的计算，而DSO中其余数据处理功能包括数字滤波和FFT设计在后端的ARM内完成。DSO中常用的GPIB接口放在FPGA内集成，不仅充分利用了FPGA内丰富的逻辑资源，而且降低了整机成本，也减少了电路规模。 最后，利用ChipscopePro工具对采样系统进行调试，并分析了数据中的坏数据产生的原因，提出了解决方案, 并给出了FPGA接收高速A/D的正确数据。
上传时间： 2013-07-07
上传用户：asdkin
本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性能为目标，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化，然后从数据流中提取有效数据，加以适当裁剪，最后将奇偶场图像数据合并成帧，存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成，由FPGA对SAA7113芯片初始化设置、控制，并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素，从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式，在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤，最后用实际的图像数据块对系统进行了验证。
上传时间： 2013-04-24
上传用户：qazwsc
数据采集技术是信息科学的重要组成部分，也是现代检测技术的基础。随着现代科学技术的应用需求，数据采集经常与数据处理、存储作为一个完整的系统用于航空航天、图像分析、雷达探测等领域；另一方面，随着制造工艺的发展，采...
上传时间： 2013-05-23
上传用户：小小小熊
示波器是调试电路的一个重要工具，其性能的优劣直接影响电路测试数据的准确度。在电路参数的分析过程中，除了示波器的带宽、采样率和存储深度外，一个更重要的指标就是波形捕获率，该指标直接关系到示波器能否捕获到偶发的错...
上传时间： 2013-04-24
上传用户：qq277541717
