虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

零相位

  • 《匠人手记》网络版《从零开始玩转PIC-之-旋转时钟》-112页-2.6M.pdf

    专辑类-单片机专辑-258册-4.20G 《匠人手记》网络版《从零开始玩转PIC-之-旋转时钟》-112页-2.6M.pdf

    标签: PIC 112 2.6

    上传时间: 2013-07-01

    上传用户:yumiaoxia

  • 电压源型PWM逆变器死区效应补偿策略研究.rar

    电压源型PWM逆变器在当前的工业控制中应用越来越广泛,在其应用领域中,交流电动机的运动控制是其很重要的组成部分。在PWM逆变器的控制过程中,设置死区是为了避免逆变器的同一桥臂的两个功率开关器件发生直通短路。尽管死区时间很短,然而当开关频率很高或输出电压很低时,死区将使逆变器输出电压波形发生很大畸变,进而导致电动机的电流发生畸变,电机附加损耗增加,转矩脉动加大,最终导致系统的控制性能降低,甚至可能导致系统不稳定。为此,需要对逆变器的死区进行补偿。本文针对连续空间矢量调制提出了一种改进的减小零电流钳位和寄生电容影响的死区效应补偿方法;针对断续空间矢量调制提出了通过改变空间矢量作用时间,来改变驱动信号脉冲宽度的补偿方法,并对这两种方法进行了理论分析和仿真研究。 本文首先详细分析了死区时间对逆变器输出电压和电流的影响,以及功率开关器件寄生电容对输出电压的影响。其次对已提出的减小零电流钳位和寄生电容影响的死区效应补偿方法进行了理论分析,该方法先计算出补偿电压,再对由零电流钳位现象引起的补偿电压极性错误进行校正,极性校正的参考量为d轴补偿电压的幅值,然而补偿电压的大小随电流的变化而变化,因此该方法存在电压极性校正时参考量为变化量的缺点,而且该方法只适用于id=0的控制方式,适用性较差。针对这些问题,本文提出了改进的减小零电流钳位和寄生电容影响的补偿方法,改进后的方法是先对由零电流钳位现象引起的电流极性错误进行校正,然后再计算补偿电压的大小,电流极性校正时的参考量为三相电流极性函数转化到γ-坐标系的函数sγ的幅值,sγ的幅值与补偿电压大小无关为恒定值,而且适用于任何控制方式,适应性强。再次把改进的减小零电流钳位和寄生电容影响的死区效应补偿方法应用到PMSM矢量控制系统中,采用MATLAB和Pspice两种方法进行了仿真研究,仿真结果验证了补偿方法的有效性。对两种仿真结果的对比分析,表明PSpice模型能更好的模拟逆变器的非线性特性。 最后,文章分析了连续空间矢量调制和断续空间矢量调制的输出波形的区别和死区对两种波形影响的不同。针对DSP芯片TMS320LF2407A硬件产生的断续SVPWM波,提出了根据电压矢量和电流矢量的相位关系,通过改变空间矢量作用时间,来改变驱动信号脉冲宽度,对其进行死区补偿的方法。给出了基本空间矢量作用时间调整的实现方法,并建立了MATLAB仿真模型,进行仿真研究,仿真结果验证了补偿方法的正确性和有效性。

    标签: PWM 电压源 死区

    上传时间: 2013-06-04

    上传用户:330402686

  • 光伏并网逆变器的研究.rar

    世界环境的日益恶化和传统能源的日渐枯竭,促使了对新能源的开发和发展。具有可持续发展的太阳能资源受到了各国的重视,各国相继出台的新能源法对太阳能发展起到推波助澜的作用。其中,光伏并网发电具有深远的理论价值和现实意义,仅在过去五年,光伏并网电站安装总量已达到数千兆瓦。而连接光伏阵列和电网的光伏并网逆变器便是整个光伏并网发电系统的关键。 本文根据逆变器结构以及光伏发电阵列特点,提出了基于DC-DC和DC-AC两级并网逆变器的结构。基于DC-DC和DC-AC电路的相对独立性,分别对DC-DC和DC-AC进行详尽分析,并提出了新的控制策略。在DC-DC转换器中,采用了Boost电路对太阳能阵列输出电压进行调制,并对系统进行最大功率点跟踪。针对固定电压法和扰动法跟踪最大功率点的缺点,提出三点最小二乘最大功率点跟踪的新算法,实验证明了该算法能够准确而迅速的跟踪系统最大功率点,从而提高系统的利用率,稳定系统的输出电压。在DC-AC转换器中,采用输出电流控制,根据正弦脉冲宽度调制的缺点,提出空间矢量脉冲宽度调制方法对逆变器进行控制,从而提高直流侧电压的利用率,减少谐波。基于SVPWM的控制原理,建立系统模型,结果表明输出电流与电网电压保持同相位,从而证明了该控制算法的可行性。 在提出新的控制策略的基础上,对2kW的三相并网逆变器进行硬件设计,包括主电路DC-DC和DC-AC,驱动电路以及电压电流检测电路,过零检测电路等,为类似结构的光伏并网逆变器提供了设计参考。

    标签: 光伏并网 逆变器

    上传时间: 2013-07-16

    上传用户:rishian

  • 高速低压低功耗CMOSBiCMOS运算放大器设计.rar

    近年来,以电池作为电源的微电子产品得到广泛使用,因而迫切要求采用低电源电压的模拟电路来降低功耗。目前低电压、低功耗的模拟电路设计技术正成为微电子行业研究的热点之一。 在模拟集成电路中,运算放大器是最基本的电路,所以设计低电压、低功耗的运算放大器非常必要。在实现低电压、低功耗设计的过程中,必须考虑电路的主要性能指标。由于电源电压的降低会影响电路的性能,所以只实现低压、低功耗的目标而不实现优良的性能(如高速)是不大妥当的。 论文对国内外的低电压、低功耗模拟电路的设计方法做了广泛的调查研究,分析了这些方法的工作原理和各自的优缺点,在吸收这些成果的基础上设计了一个3.3 V低功耗、高速、轨对轨的CMOS/BiCMOS运算放大器。在设计输入级时,选择了两级直接共源一共栅输入级结构;为稳定运放输出共模电压,设计了共模负反馈电路,并进行了共模回路补偿;在偏置电路设计中,电流镜负载并不采用传统的标准共源-共栅结构,而是采用适合在低压工况下的低压、宽摆幅共源-共栅结构;为了提高效率,在设计时采用了推挽共源极放大器作为输出级,输出电压摆幅基本上达到了轨对轨;并采用带有调零电阻的密勒补偿技术对运放进行频率补偿。 采用标准的上华科技CSMC 0.6μpm CMOS工艺参数,对整个运放电路进行了设计,并通过了HSPICE软件进行了仿真。结果表明,当接有5 pF负载电容和20 kΩ负载电阻时,所设计的CMOS运放的静态功耗只有9.6 mW,时延为16.8ns,开环增益、单位增益带宽和相位裕度分别达到82.78 dB,52.8 MHz和76°,而所设计的BiCMOS运放的静态功耗达到10.2 mW,时延为12.7 ns,开环增益、单位增益带宽和相位裕度分别为83.3 dB、75 MHz以及63°,各项技术指标都达到了设计要求。

    标签: CMOSBiCMOS 低压 低功耗

    上传时间: 2013-06-29

    上传用户:saharawalker

  • 基于FPGA的数字相位计的研究与实现

    本文结合工程需要详细论述了一种数字相位计的实现方法,该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先,从相位测量的原理出发,分析了传统相位计的缺点,给出了一种高可靠性的相位检测实用算法,其算法核心是对采集信号进行FFT变换,通过频谱分析,实现对参考信号和测量信号初相位的检测,并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中,利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度;内置双端口RAM、旋转因子ROM使数据存储的速度得到提高;采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段,在Altera的QuartusⅡ软件支持下完成。仿真结果表明,基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要,其运算64点数据仅需27.5us,最大误差在1%之内。

    标签: FPGA 数字 相位计

    上传时间: 2013-06-04

    上传用户:lgnf

  • 集成运放应用电路设计360例

    本书全面阐述了集成运算放大器360种应用电路的设计公式、设计步骤及元器件的选择,包括集成运放应用电路设计须知,集成运放调零、相位补偿与保护电路的设计,运算电路、放大电路的设计、信号处理电路的设计、波形产生带你路的设计、测量电路的设计、电源电路及其他电路的设计等。。。。。。。

    标签: 360 集成运放 应用电路

    上传时间: 2013-04-24

    上传用户:gaoyining

  • 反馈网络零极点

    探讨RCC关于反馈环路零极点问题,分析适用于传递函数为单极点及双极点的情况

    标签: 反馈网络

    上传时间: 2013-04-24

    上传用户:498732662

  • 过零检测专用芯片

    非常不错的过零检测芯片,DIP8封装,外围器件极少

    标签: 过零检测 专用芯片

    上传时间: 2013-04-24

    上传用户:WANGXIAN001

  • 这本是《电子设计从零开始》完整版 PDF电子书

    这本是《电子设计从零开始》完整版 PDF电子书

    标签: 电子设计 电子书

    上传时间: 2013-06-10

    上传用户:natopsi

  • 基于FPGA的数字相位计的研究与实现

    本文结合工程需要详细论述了一种数字相位计的实现方法,该方法是基于FPGA(现场可编程门阵列)芯片运用FFT(快速傅立叶变换)算法完成的。首先,从相位测量的原理出发,分析了传统相位计的缺点,给出了一种高可靠性的相位检测实用算法,其算法核心是对采集信号进行FFT变换,通过频谱分析,实现对参考信号和测量信号初相位的检测,并同时阐述了FPGA在实现数字相位计核心FFT算法中的优势。在优化的硬件结构中,利用多个乘法器并行运算的方式加快了蝶形运算单元的运算速度;内置双端口RAM、旋转因子ROM使数据存储的速度得到提高;采用了流水线的工作方式使数据的存储、运算在时间上达到匹配。整个设计采用VHDL(超高速硬件描述语言)语言作为系统内部硬件结构的描述手段,在Altera的QuartusⅡ软件支持下完成。仿真结果表明,基于FPGA实现的FFT算法无论在速度和精度上都满足了相位测量的需要,其运算64点数据仅需27.5us,最大误差在1%之内。

    标签: FPGA 数字 相位计

    上传时间: 2013-05-16

    上传用户:lgs12321