虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

集成电路

集成电路(integratedcircuit)是一种微型电子器件或部件。采用一定的工艺,把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体,使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克·基尔比(基于锗(Ge)的集成电路)和罗伯特·诺伊斯(基于硅(Si)的集成电路)。当今半导体工业大多数应用的是基于硅的集成电路
  • 高速FPGA在激光回波检测中的应用

    激光测距是激光技术在军事上最早和最成熟的应用,自1961.年美国休斯飞机公司研制成功世界上第一台激光测距机之后,激光测距技术发展迅速。如今,它已经被广泛运用于军用领域和民用领域。为了进一步提高我国激光测距水平,研制更高性能激光测距机依然是我国国防科技研究中的重要课题之一。其中,测距精度是激光测距机的一个重要参数。而激光测距机能否准确的检测激光回波信号将直接影响测距精度。 脉冲激光测距系统主要包括激光发射子系统、激光回波探测子系统、回波检测与主控子系统、终端显示子系统等组成。其中设计高精度激光回波检测与主控子系统是实现高精度激光测距的核心问题。传统激光回波检测与主控子系统通常采用分立元件和小规模集成电路设计,电路复杂且精度较低。随着数字电路设计技术的发展,已出现大规模可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)。采用FPGA代替传统的分立元件和小规模集成电路来设计激光回波检测与主控子系统,不仅提高了回波检测精度,同时简化了整个测距系统的设计。 本文研究了将激光回波信号直接送入FPGA进行检测的方案。同时,采用这种方案设计了一种激光回波检测系统,并把它成功运用在一引信项目中。这种方案电路设计简单,易于实现。在实际应用中,由于激光回波探测子系统只是完成由光信号到电信号的转换及简单放大,理论分析和试验结果均表明,采用该方案进行回波检测的精度较低,这种回波检测方法也只能应用在测距精度要求低的项目中。 为了满足另一高精度测距项目的需要,在FPGA直接进行激光回波检测方案的基础上,设计了一种高精度激光回波检测系统。文中介绍了其实现原理,理论上分析了该系统所能达到的回波检测精度及整机测距系统的测距精度。与第一种方案相比,该方案引入了超高速数据采集电路。由于采样速率高达lGsps,该方案实现的难点在于如何保证数据采集电路的稳定工作。文中从总体方案的设计,到器件的选型,硬件电路板的实现等方面做了详细的阐述,最终完成了系统硬件电路设计。接着介绍了系统程序设计。后面给出了试验测试结果,该系统工作稳定,性能良好。系统设计中引入的超高速数据采集电路有着广泛的应用,为其他相关设计提供了参考。最后,对全文做了工作总结,并给出了接下来的后续工作与展望。 本文在高速FPGA对激光回波信号检测方向取得了一定的成果,为进一步研究提供了参考价值。

    标签: FPGA 激光 回波 中的应用

    上传时间: 2013-06-13

    上传用户:cy1109

  • 基于FPGA的有限冲激响应数字滤波器的研究及实现

    数字滤波作为数字信号处理技术的重要组成部分,广泛应用于诸如信号分离、恢复、整形等多种场合中,本文讨论的FIR滤波器因其具有严格的线性相位特性而得到广泛的应用。在工程实践中,往往要求信号处理具有实时性和灵活性,但目前常用的一些软件或硬件实现方法则难以同时达到两方面的要求。 可编程逻辑器件是一种用户根据需要而自行构造逻辑功能的数字集成电路。本课题研究FIR的FPGA解决方案体现电子系统的微型化和单片化,主要完成的工作如下: (1)以FIR滤波器的基本理论为依据,研究适应工程实际的数字滤波器的设计方法: (2)对分布式算法进行了较为深入的研究。在阐述算法原理的基础上,分析了利用FPGA特有的查找表结构完成这一运算的方法,从而解决了常系数乘法运算硬件实现的问题; (3)以—FIR低通滤波器为例说明FIR数字滤波器的具体实现方法,采用层次化、模块化、参数化的设计思想,完成对整个FIR滤波器的功能模块的划分,以及各个功能模块的具体设计; (4)设计参数可调的FIR低通滤波器的硬件电路:以EPFlK50TCl44-l为核心,包括A/D转换电路、D/A转换电路以及在系统配置电路等。以话音作为输入信号,进行了实际滤波效果的测试。 实验系统的测试结果表明,和传统的数字滤波器相比较具有更好的实时性、准确性、灵活性和实用性。

    标签: FPGA 冲激响应 数字滤波器

    上传时间: 2013-07-19

    上传用户:sjyy1001

  • 手把手教你学AVR单片机C程序设计实验程序

    目录 第1章 概述 1.1 采用C语言提高编制单片机应用程序的效率 1.2 C语言具有突出的优点 1.3 AvR单片机简介 1.4 AvR单片机的C编译器简介 第2章 学习AVR单片机C程序设计所用的软件及实验器材介绍 2.1 IAR Enlbedded Workbench IDE C语言编译器 2.2 AVR Studio集成开发环境 2.3 PonyProg2000下载软件及SL—ISP下载软件 2.4 AVR DEM0单片机综合实验板 2.5 AvR单片机JTAG仿真器 2.6 并口下载器 2.7 通用型多功能USB编程器 第3章 AvR单片机开发软件的安装及第一个入门程序 3.1 安装IAR for AVR 4.30集成开发环境 3.2 安装AVR Studio集成开发环境 3.3 安装PonyProg2000下载软件 3.4 安装SLISP下载软件 3.5 AvR单片机开发过程 3.6 第一个AVR入门程序 第4章 AVR单片机的主要特性及基本结构 4.1 ATMEGA16(L)单片机的产品特性 4.2 ATMEGA16(L)单片机的基本组成及引脚配置 4.3 AvR单片机的CPU内核 4.4 AvR的存储器 4.5 系统时钟及时钟选项 4.6 电源管理及睡眠模式 4.7 系统控制和复位 4.8 中断 第5章 C语言基础知识 5.1 C语言的标识符与关键字 5.2 数据类型 5.3 AVR单片机的数据存储空间 5.4 常量、变量及存储方式 5.5 数组 5.6 C语言的运算 5.7 流程控制 5.8 函数 5.9 指针 5.10 结构体 5.11 共用体 5.12 中断函数 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4组通用数字I/O端口的应用设置 6.3 ATMEGA16(L)的I/O端口使用注意事项 6.4 ATMEGAl6(L)PB口输出实验 6.5 8位数码管测试 6.6 独立式按键开关的使用 6.7 发光二极管的移动控制(跑马灯实验) 6.8 0~99数字的加减控制 6.9 4×4行列式按键开关的使用 第7章 ATMEGAl6(L)的中断系统使用 7.1 ATMEGA16(L)的中断系统 7.2 相关的中断控制寄存器 7.3 INT1外部中断实验 7.4 INTO/INTl中断计数实验 7.5 INTO/INTl中断嵌套实验 7.6 2路防盗报警器实验 7.7 低功耗睡眠模式下的按键中断 7.8 4×4行列式按键的睡眠模式中断唤醒设计 第8章 ATMEGAl6(L)驱动16×2点阵字符液晶模块 8.1 16×2点阵字符液晶显示器概述 8.2 液晶显示器的突出优点 8.3 16×2字符型液晶显示模块(LCM)特性 8.4 16×2字符型液晶显示模块(LCM)引脚及功能 8.5 16×2字符型液晶显示模块(LCM)的内部结构 8.6 液晶显示控制驱动集成电路HD44780特点 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作时序 8.10 8位数据传送的ATMEGAl6(L)驱动16×2点阵字符液晶模块的子函数 8.11 8位数据传送的16×2 LCM演示程序1 8.12 8位数据传送的16×2 LCM演示程序2 8.13 4位数据传送的ATMEGA16(L)驱动16×2点阵字符液晶模块的子函数 8.14 4位数据传送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定时/计数器 9.1 预分频器和多路选择器 9.2 8位定时/计时器T/C0 9.3 8位定时/计数器0的寄存器 9.4 16位定时/计数器T/C1 9.5 16位定时/计数器1的寄存器 9.6 8位定时/计数器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C语言编译器安装 9.9 定时/计数器1的计时实验 9.10 定时/计数器0的中断实验 9.11 4位显示秒表实验 9.12 比较匹配中断及定时溢出中断的测试实验 9.13 PWM测试实验 9.14 0~5 V数字电压调整器 9.15 定时器(计数器)0的计数实验 9.16 定时/计数器1的输入捕获实验 ......

    标签: AVR 手把手 单片机 C程序

    上传时间: 2013-07-30

    上传用户:yepeng139

  • 相关协议的FPGA和网络处理器上的实现

    由于集成电路产业在中国的飞速发展,FPGA设计技术,作为一种灵活性很强的芯片设计技术,在国内得到广泛的应用.由于芯片的可升级性和开发自主知识产权芯片的必要性,在北京邮电大学宽带通信网络实验室开发的三层以太网交换机项目中,以太网口和ATM口之间的数据通道的实现上采用了FPGA设计方法.该文主要集中在ATM口之间的数据通道的HEC头校验的FPGA实现.并完成了硬件设计、配置、硬件测试联调工作以及论文撰写工作.硬件的设计和开发基于Protel99和Tornado/VxWorks,软件的设计和开发采用了标准的VHDL语言,开发环境是WINDOWS,开发工具是Xilinx公司的iSE4.1i集成开发环境.随着网络设备的发展,位于网络边缘的设备将会变得更加灵巧,更加迎合网络发展的需要,在网络设备上越来越多地引入了网络处理器.我们实验室和Intel建立了联合实验室,在此基础上,我们要把网络处理器评估板硬件上,运行软件,使其成为路由器,首先要加载的就是网络路由协议.由于Linux的开放源代码,所以我们决定采用Linux做嵌入式系统,在上面运行zebra的路由协议.Zebra是linux上面的开放源代码的路由软件.

    标签: FPGA 协议 网络处理器

    上传时间: 2013-07-08

    上传用户:yhm_all

  • 星载SAR高速FPGA预处理板的研制

    合成孔径雷达的实时信号处理系统,可以分成相对独立的几个阶段,即A/D变换和缓存、距离向预处理器、方位向预处理器、距离向压缩处理、转置存储器、方位向压缩处理、逆转置存储器.合成孔径雷达预处理的目的,就是缓解高处理数据率和低传输数据率的矛盾,使得在不太影响成像质量的前提下,尽量减少传输的数据率,有利于后续处理的硬件实现,做到实时处理.论文结合电子所合成孔径雷达实时成像处理系统,设计开发了基于Xilinx Virtex-E FPGA的星载SAR高速预处理板,该信号处理板处理能力强,结构紧凑,运行效率高;其硬件电路的设计思路和结构形式有很强的通用性和使用价值.论文重点研究了预处理的核心部分—固定系数FIR滤波器的设计问题.而固定系数FIR滤波器的实现问题的重点又是FPGA内部的固定系数FIP滤波器实现问题,针对FPGA内部的查找表资源,我们选择目前流行的分布式算法来实现FIR滤波器的设计.对比于预处理器中其他滤波器设计方案,基于FPGA分布式算法的FIR滤波器的设计,避免了乘累加运算,提高了系统运行的速度并且节省了大量的FPGA资源.并且由于FPGA可编程的特性,所以可以灵活的改变滤波器的系数和阶数.所设计的电路简单高速,工作正常、可靠,完全满足了预处理器设计的技术要求.随着超大规模集成电路技术,高密度存储器技术,计算机技术的发展,一个全数字化的机载实时成像处理系统的研制,已经不是非常困难的事情了.而在现有条件下,全数字化的高分辨率星载实时成像处理系统的研制,将是一个非常具有挑战意义的课题,论文以星载SAR的预处理器设计为例,抛砖引玉,希望对未来全数字化星载实时成像处理系统的研制起到一定参考价值.

    标签: FPGA SAR 星载 预处理

    上传时间: 2013-07-03

    上传用户:lanhuaying

  • 一种红外遥控信号的发送与接收

    介绍了一种对红外信号发射器中的,键发射芯片进行键功能扩充的实现方法,分析了红外遥控发射器集成电路BA5104的功能特点,给出了一种红外接收软件解码的实现方法和具体程序.

    标签: 红外遥控 信号 发送 接收

    上传时间: 2013-08-03

    上传用户:隐界最新

  • 使用混合信号示波器调试串行总线系统应用指南

    这篇应用指南的目标读者是数字 系统设计师,他们在研发过程中会用 到模拟和数字元器件,包括采用串行 总线的微控制器和DSP系统。本文讨 论调试串行总线设计所面临的挑战和 新的解决方案,这些串行总线包括控 制器局域网 (CAN)、集成电路间总线 (I2C)、串行外设接口 (SPI) 或通用串行 总线 (USB)。

    标签: 混合信号示波器 串行 总线系统 应用指南

    上传时间: 2013-06-15

    上传用户:user08x

  • 基于FPGA的8位增强型CPU设计与验证

    随着信息技术的发展,系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现,对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上,按照至顶向下的模块化的高层次设计流程,对8位CPU进行了顶层功能和结构的定义与划分,并逐步细化了各个层次的模块设计,建立了具有CPU及定时器,中断,串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器,中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期,执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线;在Synplify pro综合工具中完成了综合;使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展,加入高速DI,DO以及SPI接口,增强了8位处理器的功能,可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令,在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核,可读性好,易于扩展使用,易于升级,比较有实用价值。本设计通过FPGA验证。

    标签: FPGA CPU 8位 增强型

    上传时间: 2013-04-24

    上传用户:jlyaccounts

  • 基于ARM和DSP的便携式超声波无损探伤仪的设计

    随着超声检测理论逐渐成熟,以及现代集成电路的快速发展,超声检测技术以其快速、准确、无污染、低成本等特点,成为国内外应用广泛、发展迅速、使用频率最高的一种无损检测技术。其中超声仪器的发展水平直接影响着超声检测技术的发展。数字化、图像化、小型化和实时化等是超声检测仪器的发展趋势。传统的超声检测系统中,PC机存在难以适应恶劣的工作环境,体积大,携带不方便,功耗大,数据传输率不高等问题,并且大部分便携式超声探伤仪缺乏对复杂数字信号处理算法的支持,因此开发与设计一种高性能、小型化的便携式超声探伤检测系统尤为重要。 ARM的数字信号处理能力和DSP的系统控制能力都有其各自弱点,所以文中提出了一种基于ARM与DSP双CPU方案的便携式超声探伤仪,充分利用了ARM与DSP的处理性能,接口简单。ARM利用DSP的主机接口与DSP通信,不会打断DSP的正常运行。本方案为复杂的信号处理算法提供硬件支持,可以有效的提高便携式超声探伤仪器的信号处理能力。 超声探伤回波中的缺陷信号往往与系统的电噪声、金属组织噪声混在一起,影响超声检测回波的信噪比。粗晶材料由于其微观结构对超声的强烈散射,造成严重的材料噪声和信号衰减,致使超声检测灵敏度和信噪比严重下降。目前,对粗晶材料的检测仍然是超声检测技术的一大难题。采用信号处理技术提高超声检测能力和信噪比是无损检测领域的重要研究课题。本文在设计具备复杂信号处理能力的便携式探伤仪的基础上,进行了适合在便携式仪器上实现的小波变换算法的研究,尝试提高便携式仪器对粗晶材料缺陷的检测能力。

    标签: ARM DSP 便携式 仪的设计

    上传时间: 2013-04-24

    上传用户:cuibaigao

  • 基于ARM平台的嵌入式网络控制器的设计与实现

    随着计算机技术、通信技术、集成电路技术和控制技术的发展,传统的工业控制领域正经历着一场前所未有的变革,开始向网络化方向发展。本文即从未来工业控制网络发展的需要出发,设计并实现了以S3C2410微处理器为核心的嵌入式网络控制器。 本文以S3C2410-32 位微处理为核心,设计并实现了具有1路以太网接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1个CAN总线扩展卡、1个RS485扩展卡、1个RS422扩展卡使用、8路A/D、1路D/A、4路 PWM、一个 240×320TFT LCD 显示触摸屏的功能强大的嵌入式网络控制器。并在此基础上,结合嵌入式操作系统Windows CE建立了一个嵌入式软件开发平台。 在深入研究和分析CANopen协议的基础上,实现了基于Windows CE 的嵌入式 CANopen 协议栈,大大提高了嵌入式网络控制器在现场总线上的通信和控制能力,为新型的网络控制算法研究提供了实验平台。在探讨了TCP/IP协议的基础上研究了基于 Windows CE 的嵌入式 TCP/IP 协议栈,掌握了Windows CE 平台的网络 Socket 通信编程,使控制器能够通过以太网接到Intranet或Intemet上。 在完成嵌入式网络控制器硬件与软件设计的基础上,将控制器应用到了网络化的嵌入式数控系统的中央数控单元中,实现数控系统等数控设备小型化、网络化和集成化的需要。并以此为基础,结合计算机控制实验室建设,构建了三层(信息层、控制层和设备层)工业网络实验平台,实现了实验室设备真正的网络互连,为网络控制研究提供了一个高性能的平台。

    标签: ARM 嵌入式网络 控制器

    上传时间: 2013-06-10

    上传用户:hzy5825468