虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

集中

  • FPGA装箱和划分算法研究

    随着集成电路的设计规模越来越大,FPGA为了满足这种设计需求,其规模也越做越大,传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制,其次就是计算机软件面临很大挑战,所有复杂问题全部集中到布局布线(P&R)这一步,而实际软件处理过程中,P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力,多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元),并且内部的逻辑单元之间共享连线资源,这种结构有利于减少芯片面积和提高布通率。与此同时,FPGA的EDA设计流程也多了一步,那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤,该步骤既可以认为是工艺映射的后处理,也可认为是布局和布线模块的预处理,这一步不仅需要考虑打包,还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁,该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素,提出新的FPGA装箱算法,可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数,从而达到减少布线所需的通道数。该算法和以前的算法相比较,无论从面积,还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析,如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率,同时还可以提高运行速度。 另外,本文还提出将电路分解成为多块,分别下载到各个芯片的解决方案。以解决FPGA由于容量限制,而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数,采用较好的目标函数来达到较优结果。

    标签: FPGA 划分算法

    上传时间: 2013-04-24

    上传用户:zhaoq123

  • 基于FPGA的MCS51核的VHDL语言

    本文以研究嵌入式微处理器为主,自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法,并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路,采用VHDL 语言完成了取指单元,指令译码器单元,存储器单元和逻辑运算单元的电路模块的设计与实现;研究了控制单元的实现方法和基于全局状态机的设计理论,采用硬件描述语言完成了对各个控制线的相关设计与实现。论文通过原理示意图和示例代码的演示,着重介绍了指令译码器的实现方式,基于此种方式形成的译码电路还能够实现更为复杂的CISC指令。 本系统采用分模块的设计方式,把具有相同功能的逻辑电路集中到一个框图里,使得系统的可移植性大大地提高。系统还采用层次框图的设计方式,把明显地具有主从关系的电路放在不同的层次里,这也使得系统模块功能的可扩展性大大地增强。内部逻辑共分为数据存储器模块;程序存储器模块;时序控制模块;特殊功能寄存器模块和Core核心模块这五个部分,文中对各个模块的设计作了详细的介绍。本文在最后对已实现的部分典型指令进行了逻辑仿真测试,测试结果表明,本文所设计的MCU系统能够如预期地执行相应的指令。在指令执行的过程中,相应寄存器和总线上的值也均符合设计要求,实现了设计目标。

    标签: FPGA VHDL MCS 51

    上传时间: 2013-06-05

    上传用户:金宜

  • 基于FPGA的调制解调器

    当今电子系统的设计是以大规模FPGA为物理载体的系统芯片的设计,基于FPGA的片上系统可称为可编程片上系统(SOPC)。SOPC的设计是以知识产权核(IPCore)为基础,以硬件描述语言为主要设计手段,借助以计算机为平台的EDA工具进行的。 本文在介绍了FPGA与SOPC相关技术的基础上,给出了SOPC技术开发调制解调器的方案。在分析设计软件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ开发软件进行SOPC(System On a Programmable Chip)设计流程后,依据调制解调算法提出了一种基于DSP Builder调制解调器的SOPC实现方案,模块化的设计方法大大缩短了调制解调器的开发周期。 在SOPC技术开发调制解调器的过程中,用MATLAB/Simulink的图形方式调用Altera DSP Builder和其他Simulink库中的图形模块(Block)进行系统建模,在Simulink中仿真通过后,利用DSP Builder将Simulink的模型文件(.mdl)转化成通用的硬件描述语言VHDL文件,从而避免了VHDL语言手动编写系统的烦琐过程,将精力集中于算法的优化上。 基于DSP Builder的开发功能,调制解调器电路中的低通滤波器可直接调用FIRIP Core,进一步提高了开发效率。 在进行编译、仿真调试成功后,经过QuartusⅡ将编译生成的编程文件下载到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件编程,从而给出了一种调制解调器的SOPC系统实现方案。

    标签: FPGA 调制解调器

    上传时间: 2013-05-28

    上传用户:koulian

  • 基于FPGA的通用数字化音频处理平台

    目前对数字化音频处理的具体实现主要集中在以DSP或专用ASIC芯片为核心的处理平台的开发方面,存在着并行处理性能差,系统升级和在线配置不灵活等缺点。另一方面现有解决方案的设计主要集中于处理器芯片,而对于音频编解码芯片的关注度较低,而且没有提出过从芯片层到PCB板层的完整设计思路。本文针对上述问题对数字化音频处理平台进行了研究,主要内容包括: 1、提出了基于FPGA的通用音频处理平台,该方案有别于现有的基于MCU、DSP和其它专用ASIC芯片的方案,论证了基于FPGA的音频处理系统的结构及设计工作流程,并对嵌入式音频处理系统专门进行了研究。 2、提出了从芯片层到PCB板层的完整设计思路,并将设计思路得以实现。完成了FPGA的设计及实现过程,包括:系统整体分析,设计流程分析,配置模块和数据通信模块的RTL实现等;解决了FPGA与音频编解码芯片TLV320AIC23B之间接口不匹配问题;给出配置和数据通信模块的功能方框图;从多个角度完善PCB板设计,给出了各个系统组成部分的详细设计方案和硬件电路原理图,并附有PCB图。 3、建立了实验和分析环境,完成了各项实验和分析工作,主要包括:PCB板信号完整性分析和优化,FPGA系统中各个功能模块的实验与分析等。实验和分析结果论证了系统设计的合理性和实用性。 本文的研究与实现工作通过实验和分析得到了验证。结果表明,本文提出的由FPGA和音频编解码芯片TLV320AIC23B组成的数字化音频处理系统完全可以实现音频信号的数字化处理,从而可以将FPGA在数字信号处理领域的优点充分发挥于音频信号处理领域。

    标签: FPGA 通用数字 处理平台 音频

    上传时间: 2013-06-09

    上传用户:gaojiao1999

  • 车牌识别系统的硬件设计与实现

    随着交通工具的迅猛发展,智能交通系统(Intelligent TransportationSystems,简称ITS)在交通管理中受到广泛的关注。而在ITS中,车牌识别(LicensePlate Recognition,简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响,牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰,这都给识别造成一定难度。因此,在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点。 本文研究和设计了一种集图象采集,图象识别,图象传输等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面,充分利用TI公司的C6000系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术,从硬件方面实现系统的高速运行。 本文的主要工作有两部分组成,具体如下: (1) 在硬件设计方面:实现由A/D、电源、FPGA、DSP以及SDRAM和FLASH所组成的车牌识别系统;设计并完成系统的原理图和印制板图;完成电路板调试,以及完成FPGA.在高速图像采集中的veriIog应用程序开发。 (2) 在软件开发方面:完成Philips公司的SAA7113H的配置代码开发,以及DSP底层的部分驱动程序开发。 该系统能够实现25帧每秒的数字视频流图像数据的输出,并由FPGA负责完成一幅720×572数据量的图像采集。DSP负责系统的嵌入式操作,包括系统的控制和车牌识别算法的实现。 目前,嵌入式车牌识别系统硬件平台已经搭建成功,系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与车牌识别算法、UART数据通信等功能,具有速度快、稳定性高、体积小、功耗低等特点,为车牌识别算法提供一个较好的验证平台。

    标签: 车牌识别系统 硬件设计

    上传时间: 2013-07-30

    上传用户:gdgzhym

  • 基于ARM多用户智能电能表设计

    随着城市居民住房的发展,楼房用表需求量不断增大,传统的把多个电能表挂在一起的计量方式越来越显出它的弊端;即体积大,成本高,工程造价高,不利于新型住房的集中用电管理。多用户、多功能智能电表不仅能很好地解决上述问题,还能实现很多智能化的功能。 多用户多功能智能电能表可同时计量48户居民的用电量。该电能表采用2块LPC2294控制,以完成数据的通信和采集;采用2块ARM,以减轻CUP的负担,提高系统的多功能化和智能化。相对于单用户电表,多用户电表有多达32路以上通道,采用同一系统进行分时处理,该系统采用12位A/D转换芯片AD8364,能保证数据采集的精度和速度。上位机还能实现与银联系统联网,可远程控制用户的用电。多用户、多功能电能表在灵活性、多功能化、智能化、精度等方面都有优势。

    标签: ARM 多用 智能电能表

    上传时间: 2013-04-24

    上传用户:叶山豪

  • 基于以太网和FPGA的智能小区管理系统

    智能化住宅小区,是指在一定范围内通过有效的传输网络,将多元住处服务、物业管理、安防以及住宅智能化等系统结合在一起,为该小区的服务与管理提供高技术的智能化手段。从而实现快捷高效的超值服务管理和安全舒适的家居环境,使业主生活得更安全、更方便。 随着国民经济和科学技术水平的提高,特别是计算机技术、通信技术、网络技术和控制技术的迅速发展,促进了智能小区在我国的推广和应用。目前这些小区的智能化建设大多数是采用Lonworks、FF等现场总线技术。但是现场总线协议标准化程度还不成熟,且成本较高。随着宽带Internet进入家庭,利用Internet来构建智能小区已成为大势所趋。 本文介绍了一种基于以太网和FPGA的嵌入式智能小区管理系统的组建方法。首先,以Altera的FPGA为核心,通过在外围添加适当的存储设备和通信接口设备,构成一个嵌入式系统的硬件平台。其次,在此平台的基础上,通过在FPGA中定制Nios Ⅱ软核处理器以及在外围的Flash存储器中下载uClinux操作系统,从而构建出一套资源丰富的嵌入式操作系统。该系统带有一个网络功能齐全的Web服务器。最后,将此操作系统作为智能小区的楼宇集中器,再根据需要配置适当的采集器和显示器,就可以组建成一套功能强大的智能小区管理系统。它可以完成图像抄表、定时图像采集、实时温度监控、楼宇广播、智能语音报警等功能。 这种利用当前流行的嵌入式系统来组建的智能小区管理系统,不但实现简单、功能强大;而且节约布线、成本低廉。因此具有很高的性价比,相信在未来有较大的市场潜力。 本文主要包括如下几个部分:系统硬件结构设计,包括系统的原理图构建和PCB板的绘制:系统核心处理器设计,包括Nios Ⅱ软核CPU的设计方法、外围存储和通信器件的添加及设计方法;嵌入式操作系统uClinux的相关知识及移植方法:系统的软件结构设计,包括图像采集、温度采集、LCD显示等CGI程序设计,以及单片机语音报警程序设计等;最后给出了调试情况以及一些试验结果。

    标签: FPGA 以太网 智能小区 管理系统

    上传时间: 2013-06-11

    上传用户:ccsp11

  • modbus源代码

    做modbus源代码,非常有用的啊 ModBus Modbus协议 工业控制已从单机控制走向集中监控、集散控制,如今已进入网络时代,工业控制器连网也为网络管理提供了方便。Modbus就是工业控制器的网络协议

    标签: modbus 源代码

    上传时间: 2013-08-04

    上传用户:18752787361

  • 离散时间信号处理(第二版)

    ·离散时间信号处理(第二版) 奥本海姆等著 刘树棠等译本书是作者继《数字信号处理》(该书中译本于1980年由科学出版社出版)一书后又一本集中论述离散时间信号处理的新专著.作者在该书的基础上,大幅度增加了对信号处理许多专题的论述,同时删除和压缩了不少内容.本书基本概念清楚,层次安排合理,条理清晰,系统性强,即使是对本书内容基本熟悉的读者,读后也会在建立信号处理整体概念和分析的基本方法及技巧方面有所收获

    标签: 离散时间 信号处理

    上传时间: 2013-05-16

    上传用户:66666

  • 小区宽带搭建案例

    本系统    1.采用电信级路由RouterOS3.22。    2.用户PPPoE拔号上网。    3.流量控制及套餐订制。    4.多网段集中管理。    5.用户详细账单管理。    6.用户到期续费提醒。 有不明的地方请与我联系 QQ:786010966 电话13392434107

    标签: 宽带 案例

    上传时间: 2013-04-24

    上传用户:alan-ee