虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

问答STM32硬件设计问答

  • 硬件设计中一些术语的简称 pdf版

    硬件设计中一些术语的简称 pdf版

    标签: 硬件设计 术语

    上传时间: 2013-04-15

    上传用户:eeworm

  • 硬件设计中一些术语的简称-4页-0.1M-pdf版.pdf

    专辑类-实用电子技术专辑-385册-3.609G 硬件设计中一些术语的简称-4页-0.1M-pdf版.pdf

    标签: M-pdf 0.1 硬件设计

    上传时间: 2013-06-12

    上传用户:myworkpost

  • 嵌入式系统硬件设计-329页-17.2M.pdf

    专辑类-单片机专辑-258册-4.20G 嵌入式系统硬件设计-329页-17.2M.pdf

    标签: 17.2 329 嵌入式系统

    上传时间: 2013-07-22

    上传用户:fff4444

  • 硬件设计.rar

    英文版的硬件设计资料,是不错的硬件方面军学习资料.

    标签: 硬件设计

    上传时间: 2013-07-05

    上传用户:qsbbear

  • USB2.0硬件设计.rar

    USB2.0硬件设计.pdf,8.06M,342页

    标签: USB 2.0 硬件设计

    上传时间: 2013-05-20

    上传用户:大融融rr

  • 基于FPGA的对象存储控制器原型的硬件设计与实现.rar

    本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下: ⑴研究了对象存储控制器的硬件设计,使其高效完成对象级接口的智能化管理和复杂存储协议的解析,对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术,在FPGA(现场可编程门阵列)上实现的对象存储控制器,具有功能配置灵活,调试方便,成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口,包含处理器模块、内存模块、Flash模块等核心组成部分,提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口,还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时,从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题,并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略,并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案,Virtex-4内嵌PowerPC高性能处理器,可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计,包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口;提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制,通过了设计规则检查,生成了网表用作下一步设计工作的交付文件。

    标签: FPGA 对象存储 原型

    上传时间: 2013-04-24

    上传用户:lijinchuan

  • 基于DSPFPGA的图像处理电路板硬件设计.rar

    波前处理机是自适应光学系统中实时信号处理和运算的核心,随着自适应光学系统得发展,波前传感器的采样频率越来越高,这就要求波前处理机必须有更强的数据处理能力以保证系统的实时性。在整个波前处理机的工作流程中,对CCD传来的实时图像数据进行实时处理是第一步,也是十分重要的一步。如果不能保证图像处理的实时性,那么后续的处理过程都无从谈起。因此,研制高性能的图像处理平台,对波前处理机性能的提高具有十分重要的意义。 论文介绍了本研究课题的背景以及国内外图像处理技术的应用和发展状况,接着介绍了传统的专用和通用图像处理系统的结构、特点和模型,并通过分析DSP芯片以及DSP系统的特点,提出了基于DSP和FPGA芯片的实时图像处理系统。该系统不同于传统基于PC机模式的图像处理系统,发挥了DSP和FPGA两者的优势,能更好地提高图像处理系统实时性能,同时也最大可能地降低成本。 论文根据图像处理系统的设计目的、应用需求确定了器件的选型。介绍了主要的器件,接着从系统架构、逻辑结构、硬件各功能模块组成等方面详细介绍了DSP+FPGA图像处理系统硬件设计,并分析了包括各种参数指标选择、连接方式在内的具体设计方法以及应该注意的问题。 论文在阐述传输线理论的基础上,在制作PCB电路板的过程中,针对高速电路设计中易出现的问题,详细分析了高速PCB设计中的信号完整性问题,包括反射、串扰等,说明了高速PCB的信号完整性、电源完整性和电磁兼容性问题及其解决方法,进行了一定的理论和技术探讨和研究。 论文还介绍了基于FPGA的逻辑设计,包括了图像采集模块的工作原理、设计方案和SDRAM控制器的设计,介绍了SDRAM的基本操作和工作时序,重点阐述系统中可编程器件内部模块化SDRAM控制器的设计及仿真结果。 论文最后描述了硬件系统的测试及调试流程,并给出了部分的调试结果。 该系统主要优点有:实时性、高速性。硬件设计的执行速度,在高速DSP和FPGA中实现信号处理算法程序,保证了系统实时性的实现;性价比高。自行研究设计的电路及硬件系统比较好的解决了高速实时图像处理的需求。

    标签: DSPFPGA 图像处理 电路板

    上传时间: 2013-05-30

    上传用户:fxf126@126.com

  • 基于FPGA和DSP的车牌识别系统的硬件设计与实现.rar

    随着交通工具的迅猛发展,智能交通系统(Intelligent TransportationSystems,简称ITS)在交通管理中受到广泛的关注。而在ITS中,车牌识别(LicensePlate Recognition,简称LPR)是其核心技术。车牌识别系统主要由数据采集和车牌识别算法两个部分组成。由于车牌清晰程度、摄像机性能、气候条件等因素的影响,牌照中的字符可能出现不清楚、扭曲、缺损或污迹干扰,这都给识别造成一定难度。因此,在复杂背景中快速准确地进行车牌定位成为车牌识别系统的难点。 本文研究和设计了一种集图象采集,图象识别,图象传输等于一体的实时嵌入式系统。该平台包括硬件系统设计与应用程序开发两个方面,充分利用TI公司的C6000系列DSP强大的并行运算能力、以及FPGA的灵活时序逻辑控制技术,从硬件方面实现系统的高速运行。 本文的主要工作有两部分组成,具体如下: (1) 在硬件设计方面:实现由A/D、电源、FPGA、DSP以及SDRAM和FLASH所组成的车牌识别系统;设计并完成系统的原理图和印制板图;完成电路板调试,以及完成FPGA.在高速图像采集中的veriIog应用程序开发。 (2) 在软件开发方面:完成Philips公司的SAA7113H的配置代码开发,以及DSP底层的部分驱动程序开发。 该系统能够实现25帧每秒的数字视频流图像数据的输出,并由FPGA负责完成一幅720×572数据量的图像采集。DSP负责系统的嵌入式操作,包括系统的控制和车牌识别算法的实现。 目前,嵌入式车牌识别系统硬件平台已经搭建成功,系统软件代码程序也已经开发完成。本系统能够实现高速图像采集、嵌入式操作与车牌识别算法、UART数据通信等功能,具有速度快、稳定性高、体积小、功耗低等特点,为车牌识别算法提供一个较好的验证平台。

    标签: FPGA DSP 车牌识别系统

    上传时间: 2013-04-24

    上传用户:yangbo69

  • 基于FPGA的图像处理算法的研究与硬件设计.rar

    随着微电子技术的高速发展,实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择,基于FPGA的图像处理专用芯片的研究将成为信息产业的新热点。 本文以FPGA为平台,使用VHDL硬件描述语言设计并实现了中值滤波、顺序滤波、数学形态学、卷积运算和高斯滤波等图像处理算法。在设计过程中,通过改进算法和优化结构,在合理地利用硬件资源的条件下,有效地挖掘出算法内在的并行性,采用流水线结构优化算法,提高了顶层滤波模块的处理速度。在中值滤波器的硬件设计中,本文提出了一种快速中值滤波算法,该算法大大节省了硬件资源,处理速度也很快。在数学形态学算法的硬件实现中,本文提出的最大值滤波和最小值滤波算法大大减少了硬件资源的占用率,适应了流水线设计的要求,提高了图像处理速度。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了逻辑综合以及仿真。综合和仿真的结果表明,使用FPGA硬件处理图像数据不仅能够获得很好的处理效果,达到较高的工作频率,处理速度也远远高于软件法处理图像,可满足实时图像处理的要求。 本课题为图像处理专用FPGA芯片的设计做了有益的探索性尝试,对今后完成以FPGA图像处理芯片为核心的实时图像处理系统的设计有着积极的意义。

    标签: FPGA 图像处理 法的研究

    上传时间: 2013-06-08

    上传用户:shuiyuehen1987

  • 基于FPGA的磁盘阵列控制器的硬件设计与实现.rar

    随着存储技术的迅速发展,存储业务需求的不断增长,独立的磁盘冗余阵列可利用多个磁盘并行存取提高存储系统的性能。磁盘阵列技术采用硬件和软件两种方式实现,软件RAID(Redundant Array of Independent Disks)主要利用操作系统提供的软件实现磁盘冗余阵列功能,对系统资源利用率高,节省成本。硬件RAID将大部分RAID功能集成到一块硬件控制器中,系统资源占用率低,可移植性好。 分析了软件RAID的性能瓶颈,使用硬件直接完成部分计算提高软件RAID性能。针对RAID5采用FPGA(Field Programmable Gate Array)技术实现RAID控制器硬件设计,完成磁盘阵列启动、数据缓存(Cache)以及数据XOR校验等功能。基于硬件RAID的理论,提出一种基于Virtex-4的硬件RAID控制器的系统设计方案:独立微处理器和较大容量的内存;实现RAID级别迁移,在线容量扩展,在线数据热备份等高效、用户可定制的高级RAID功能;利用Virtex-4内置硬PowerPC完成RAID服务器部分配置和管理工作,运行Linux操作系统、RAID管理软件等。控制器既可以作为RAID控制卡在服务器上使用,也可作为一个独立的系统,成为磁盘阵列的调试平台。 随着集成电路的发展,芯片的体积越来越小,电路的布局布线密度越来越大,信号的工作频率也越来越高,高速电路的传输线效应和信号完整性问题越来越明显。RAID控制器属于高速电路的范畴,在印刷电路板(Printed Circuit Block, PCB)实现时分别从叠层设计、布局、电源完整性、阻抗匹配和串扰等方面考虑了信号完整性问题,并基于IBIS(I/O Buffer Information Specification)模型进行了信号完整性分析及仿真。

    标签: FPGA 磁盘阵列 控制器

    上传时间: 2013-04-24

    上传用户:jeffery