虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

门限方案

  • 百万门级专用集成电路的FPGA验证

    随着设计规模的不断增加,芯片的平均设计门数已经超越百万级,验证已经成为设计流程中的主要瓶颈。目前,基于FPGA的硬件验证凭借其速度快、易修改的特性越来越受到验证工程师的青睐。 本文正是基于FPGA验证的思想,以一款光同步传输网(SDH)芯片的验证为例,展开了全面的论述。通过对验证理论以及FPGA性能特点的研究与分析,从验证的正确性、全面性、快速性和可重用性等方面对FPGA验证进行了理论剖析,并提出了一些新的理念和创新。此后又结合实践,详尽叙述了验证中的一些重要环节,并总结出了一套比较完善的FPGA验证流程,可以有效地支撑实际芯片的验证工作。 本文对于百万门级专用集成电路的成功实践,不仅是对FPGA验证理论的证实,而且从验证的思路和方法上对后续芯片有一定的指导意义。文中经验教训的总结可以有效地帮助验证工程师达到降低芯片开发成本,缩短面市时间的目的。

    标签: FPGA 门级 专用集成电路

    上传时间: 2013-05-17

    上传用户:宋桃子

  • 基于FPGA的多路E1反向复用传输芯片的设计与实现

    随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.

    标签: FPGA 多路 传输 片的设计

    上传时间: 2013-07-16

    上传用户:asdkin

  • 基于FPGA的实时脉冲参数测量技术研究

    该论文首先对脉冲及其参数进行了分析,然后介绍了雷达脉冲参数测量的原理,并针对现代复杂电磁环境的特点,对脉冲参数测量的方案进行了设计.最后利用Xilinx公司的Spartan-II系列20万门FPGA芯片实现了对高密度视频脉冲流的脉冲到达时间(TOA)、脉冲宽度(PW)和脉冲幅度(PA)等参数的实时高精度测量,并对测量误差进行了分析,同时给出了功能仿真的波形.该测量方法是基于FPGA的硬件实现方法,其系统结构简单,测量速度快、精度高,满足对脉冲参数测量高精度、实时性的要求.

    标签: FPGA 脉冲 参数测量 技术研究

    上传时间: 2013-07-05

    上传用户:14786697487

  • 卷积码在CDMA2000中的应用及其译码器FPGA实现

    数字信息在有噪声的信道中传输时,受到噪声的影响,误码总是不可避免的。根据香农信息理论,只要使Es/N0足够大,就可以达到任意小的误码率。采用差错控制编码,即信道编码技术,可以在一定的Es/N0条件下有效地降低误码率。按照对信息元处理方式不同,信道编码分为分组码与卷积码两类。卷积码的k0和n0较小,实现最佳译码与准最佳译码更加容易。卷积码运用广泛,被ITU选入第三代移动通信系统,作为包括WCDMA,CDMA2000和TD-SCDMA在内的信道编码的标准方案。 本文研究了CDMA2000业务通道中的帧结构,对CDMA2000系统中的卷积码特性及维特比译码的性能限进行了分析,并基于MATLAB平台做了相应的译码性能仿真。我们设计了一种可用于CDMA2000通信系统的通用、高速维特比译码器。该译码器在设计上具有以下创新之处:(1)采用通用码表结构,支持可变码率;帧控制模块和频率控制器模块的设计中采用计数器、定时器等器件实现了可变帧长、可变数据速率的数据帧处理方式。(2)结合流水线结构思想,利用四个ACS模块并行运行,加快数据处理速度;在ACS模块中,将路径度量值存贮器的存储结构进行优化,防止数据读写的阻塞,缩短存储器读写时间,使译码器的处理速度更快。(3)为了防止路径度量值和幸存路径长度的溢出,提出了保护处理策略。我们还将设计结果在APEXEP20K30E芯片上进行了硬件实现。该译码器芯片具有可变的码率和帧长处理能力,可以运行于40MHZ系统时钟下,内部最高译码速度可达625kbps。本文所提出的维特比译码器硬件结构具有很强的通用性和高速性,可以方便地应用于CDMA2000移动通信系统。

    标签: CDMA 2000 FPGA 卷积码

    上传时间: 2013-06-24

    上传用户:lingduhanya

  • 无线扩频集成电路开发中信道编解码技术研究与FPGA实现

    本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术,所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比,具有很强的抗干扰能力,并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂,因此在无线扩频集成电路设计中,加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上,本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15,9,4)里德-所罗门(Reed-Solomon)码,和内码-(2,1,3)卷积码构成,交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论,并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明,采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下:第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状,并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理,主要包括扩频通信的定义、理论基础和分类,直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理,信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”,详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际,讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍,然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。

    标签: FPGA 无线扩频 信道编解 技术研究

    上传时间: 2013-07-18

    上传用户:hbsunhui

  • 多业务PDH单片FPGA解决方案

    随着通信网的发展和用户需求的提高,光纤通信中的PDH体系逐渐被SDH体系所取代.SDH光纤通信系统以其通信容量大、传输性能好、接口标准、组网灵活方便、管理功能强大等优点获得越来越广泛的应用.但是在某些对传输容量需求不大的场合,SDH的巨大潜力和优越性无法发挥出来,反而还会造成带宽浪费.相反,PDH因其容量适中,配置灵活,成本低廉和功能齐全,可针对客户不同需要设计不同的方案,在某些特定的接入场合具有一定的优势.本课题根据现实的需要,提出并设计了一种基于PDH技术的多业务单片FPGA传输系统.系统可以同时提供12路E1的透明传输和一个线速为100M以太网通道,主要由一块FPGA芯片实现大部分功能,该解决方案在集成度、功耗、成本以及灵活性等方面都具有明显的优势.本文首先介绍数字通信以及数字复接原理和以太网的相关知识,然后详细阐述了本系统的方案设计,对所使用的芯片和控制芯片FPGA做了必要的介绍,最后具体介绍了系统硬件和FPGA编码设计,以及后期的软硬件调试.归纳起来,本文主要具体工作如下:1.实现4路E1信号到1路二次群信号的复分接,主要包括全数字锁相环、HDB3-NRZ编解码、正码速调整、帧头检测和复分接等.2.将以太网MII接口来的25M的MII信号通过码速变换到25.344M,进行映射.3.将三路二次群信号和变换过的以太网MII信号进行5b6b编解码,以利于在光纤上传输.4.高速时提取时钟采用XILINX的CDR方案.并对接收到的信号经过5b6b解码后,分接出各路信号.

    标签: FPGA PDH 多业务 方案

    上传时间: 2013-07-23

    上传用户:lansedeyuntkn

  • LED非隔离驱动T8方案

    效率达到86%,ACDC驱动LED T8灯管的方案

    标签: LED 非隔离 方案 驱动

    上传时间: 2013-06-12

    上传用户:270189020

  • 提高LED显示屏画质的驱动电路设计方案

    提高LED显示屏画质的驱动电路设计方案   • 利用驱动芯片快速响应来提升LED显示屏画质   解决方案:   • 将同一个时间内输出电流的脉冲平均打散   • PCB最好是4层板以上,走线部份越短越好   • VLED与VCC分开为不同电源   • VLED及VCC对地端加上一个大的稳压电容

    标签: LED 显示屏 画质 驱动电路

    上传时间: 2013-06-07

    上传用户:gaoyining

  • 基于ARM的远程视频监控系统研究

    视频监控系统是一门集计算机技术、通信技术和数字视频技术于一体的综合系统。目前视频监控正向着数字化、网络化的方向发展。实现基于网络的视频监控系统的关键是一种嵌入式设备,它应该能够采集压缩视频数据并通过网络进行传输。 本文介绍了一种基于嵌入式Linux的网络视频监控系统的设计和实现方法。首先从整体上分析了网络视频监控系统的总体设计方案,给出了视频服务器的硬件框架和软件体系,并重点讨论了在ARM处理器上实现MPEG-4压缩编码的方法。其次在ARM硬件平台成功构建了armlinux嵌入式系统:包括引导程序Bootloader的设计、修改配置linux内核以及制作JFFS2文件系统。其中创新地提出了从nandflash启动U-BOOT具体设计方法。为了完成系统进一步的视频采集工作,系统实现了USB数码摄像头的驱动。在应用程序开发过程中,首先设计了基于Vide04Linux的视频采集程序,并采用mmap(内存映射)方式截取图片。其次重点分析了MPEG-4编码模型XVID程序中的运动估计部分,并研究了半像素快速搜索算法,从而减少了搜索点数提高了运算速度。最后利用开源JRTPLIB库实现视频数据流的RTP传送。 整个设计都是在深圳旋极公司研制的SUPER-ARM硬件平台上进行的,linux内核采用2.4.18。其中MPEG-4编码优化测试是在ARM DeveloperSuite(ADS)version 1.2中完成。 本课题为在ARM平台实现网络视频监控的设计做了有益的探索性尝试,对今后进一步完成远程嵌入式视频监控系统的设计有着积极的意义。

    标签: ARM 远程视频监控 系统研究

    上传时间: 2013-07-21

    上传用户:Altman

  • WCDMA数字直放站数字上下变频

    随着3G网络建设的展开,移动用户数量逐渐增加,用户和运营商对网络的质量和覆盖要求也越来越高。而在实际工作中,基站成本在网络投资中占有很大比例,并且基站选址是建网的主要难题之一。同基站相比,直放站以其性价比高、建设周期短等优点在我国移动网络上有着大量的应用。目前,直放站已成为提高运营商网络质量、解决网络盲区或弱区问题、增强网络覆盖的主要手段之一。但由于传统的模拟直放站受周边环境因素影响较大、抗干扰能力较差、传输距离受限、功放效率低,同时设备间没有统一的协议规范,无法满足系统厂商与直放站厂商的兼容,所以移动通信市场迫切需要通过数字化来解决这些问题。 本文正是以设计新型数字化直放站为目标,以实现数字中频系统为研究重心,围绕数字中频的相关技术而展开研究。 文章介绍了数字直放站的研究背景和国内外的研究现状,阐述了数字直放站系统的设计思想及总体实现框图,并对数字直放站数字中频部分进行了详细的模块划分。针对其中的数字上下变频模块设计所涉及到的相关技术作详细介绍,涉及到的理论主要有信号采样理论、整数倍内插和抽取理论等,在理论基础上阐述了一些具体模块的高效实现方案,最终利用FPGA实现了数字变频模块的设计。 在数字直放站系统中,降低峰均比是提高功放工作效率的关键技术之一。本文首先概述了降低峰均比的三类算法,然后针对目前常用的几种算法进行了仿真分析,最后在综合考虑降低峰均比效果与实现复杂度的基础上,提出了改进的二次限幅算法。通过仿真验证算法的有效性后,针对其中的噪声整形滤波器提出了“先分解,再合成”的架构实现方式,并指出其中间级窄带滤波器采用内插级联的方式实现,最后整个算法在FPGA上实现。 在软件无线电思想的指导下,本文利用系统级的设计方法完成了WCDMA数字直放站中频系统设计。遵照3GPP等相关标准,完成了系统的仿真测试和实物测试。最后得出结论:该系统实现了WCDMA数字直放站数字中频的基本功能,并可保证在现有硬件不变的基础上实现不同载波间平滑过渡、不同制式间轻松升级。

    标签: WCDMA 数字 下变频 直放站

    上传时间: 2013-04-24

    上传用户:赵安qw