目前，能源危机与环境污染已经备受关注，被各个国家提上纪事日程。在众多的新能源中，风能以它可再生、清洁、无污染等特点受到人们的青睐。在风力发电技术上也从独立型逐渐向并网型转变，因此并网技术已成为主流。由于变速恒频具有发电量大，对风电场风速的变化适应性好具有较高的叶尖速比等优点，所以变速恒频必然会取代恒速恒频。实现变速恒频的风力发电机组有很多种，其中永磁同步直驱式风力发电机由于不需要齿轮箱，因而改善风能转换效率，减小维护，降低了噪音，提高可靠性，本文以永磁同步直驱式发电系统为研究对象。 本文针对永磁同步直驱式发电双PWM变换器系统，首先在对变速恒频理论研究的基础上，对风力机的数学模型进行了分析，完成了对风力机的最大风力跟踪模拟仿真。由于发电机发出的电随着风速的不断变化，因此就靠控制变换器来实现恒压恒频的电压并送入电网。其次在对永磁同步发电机和变换器的数学模型研究的基础上提出了对整流侧和电网侧变换器分开控制，控制整流器来控制发电机的转速，控制逆变器来实现稳压和恒频的向电网输送电压。并对逆变器侧的直流电容和电感选值给出了范围，在这些理论基础上对逆变器进行了MATLAB/SIMULINK仿真，给出了仿真结果。在前面理论分析的基础上，针对逆变器部分做了硬件和软件的设计。选用智能功率模块(IPM)作为逆变器，采用霍尔电压、电流传感器实现了对电压电流的采样，控制器选用TMS320F2407A，并制作了对采样信号处理电路板、PWM信号处理电路板和传感器电路板，编写了程序。
上传时间： 2013-06-17
上传用户：youlongjian0
无功功率是影响电压稳定的一个重要因素,它关系到整个电力系统能否安全稳定的运行。由于工业企业存在大量低功率因数、冲击性负载,导致大量无功的产生；同时,随着电力电子技术的发展,在工业领域内大功率的电力电子设备得到广泛运用,然而,由于电力电子设备的非线性特性,运行时又会产生大量谐波,因此,如何将无功补偿与谐波抑制同时进行考虑,是未来无功补偿技术领域的重要研究课题之一。 本文介绍了功率理论的发展,以及常用的无功补偿方式的原理和特点,同时重点介绍了瞬时无功功率理论以及以此为基础的TSC无功补偿控制器。在硬件方面,本文设计了基于LF2407ADSP芯片的TSC控制器、控制器外围电路及主电路三大模块。在软件方面,本文包括数据采集软件、控制投切算法、触发控制软件三部分。其中着重介绍了无冲击电流投入电容的设计思路,得出了一个好的电路。 软件仿真和样机实测结果表明,这种TSC装置在提供动态无功功率补偿和减小冲击涌流方面具有优良的性能。
上传时间： 2013-04-24
上传用户：hoperingcong
混合动力汽车作为解决汽车节能、降低排放的汽车工业新技术，具有低污染和低油耗的特点，尤其在油价日益攀高的今天，成为国内外汽车发展的新热点。驱动控制器作为混合动力汽车中的主要部件，在混合动力汽车中起到至关重要的作用，对其进行研究具有重要的理论和现实意义。 本文首先比较了常见的几种电动汽车的性能，概括了混合动力汽车的优点，介绍了混合动力汽车发电机/电动机一体化技术的发展现状；其次探讨了几种常用交流电动机的性能优劣。由于永磁同步电机具有高效、高功率密度以及良好的调速性能，因此该电机成为本课题混合动力汽车传动中所使用的电机，论文建立了永磁电动机的数学模型，分析了矢量控制原理；在矢量控制原理的基础上，设计出了基于TMS320F2812的永磁同步电机矢量控制系统的硬件结构，详细阐述了旋转变压器及其解码芯片在系统中的角度和速度的检测原理以及系统中其他重要的单元。设计了系统的软件结构，详细阐述了关键子程序如电流采集、位置检测程序和SVPWM产生子程序：使用UG软件设计出控制器的壳体。最后进行了实验研究，给出SVPWM波形、相电流波形，进行了全文总结，提出了下一步工作的建议。
上传时间： 2013-05-21
上传用户：abc123456.
本文以电机控制DSPTMS320LF2407为核心，结合相关外围电路，运用新型SVPWM控制方法，设计电梯专用变频器。为了达到电梯专用变频器大转矩、高性能的要求，在硬件上提高系统的实时性、抗干扰性和高精度性；在软件上采用新型SVPWM控制方法，以消除死区的负面影响，另外单神经元PID控制器应用于速度环，对速度的调节作用有明显改善。通过软硬件结合的方式，改善电机输出转矩，使电梯控制系统的性能得到提高。 系统主电路主要由三部分组成：整流部分、中间滤波部分和逆变部分，分别用6RI75G-160整流桥模块、电解电容电路和7MBP50RA120IPM模块实现。并设计有起动时防止冲击电流的保护电路，以及防止过压、欠压的保护电路。其中，对逆变模块IPM的驱动控制是控制电路的核心，也是系统实现的主要部分。控制电路以DSP为核心，由IPM驱动隔离控制电路、转速位置检测电路、电流检测电路、电源电路、显示电路和键盘电路组成。对IPM驱动、隔离、控制的效果，直接影响系统的性能，反映了变频器的性能，所以这部分是改善变频器性能的关键部分。另外，本课题拟定的被控对象是永磁同步电动机(PMSM)，要对系统实现SVPWM控制，依赖于转子位置的准确、实时检测，只有这样，才能实现正确的矢量变换，准确的输出PWM脉冲，使合成矢量的方向与磁场方向保持实时的垂直，达到良好的控制性能，因此，转子位置检测是提高变频器性能的一个重要环节。 系统采用的控制方式是SVPWM控制。本文从SVPWM原理入手，分析了死区时间对SVPWM控制的负面作用，采用了一种新型SVPWM控制方法，它将SVPWM的180度导通型和120度导通型结合起来，从而达到既可以消除死区影响，又可以提高电源利用率的目的。另外，在速度调节环节，采用单神经元PID控制器，通过反复的仿真证明，在调速比不是很大的情况下，其对速度环的调节作用明显优于传统PID控制器。 通过实验证明，系统基本上达到高性能的控制要求，适合于电梯控制系统。
上传时间： 2013-05-21
上传用户：trepb001
随着计算机网络与嵌入式控制技术的迅速发展，作为传统运输行业的铁路系统对此也有了新的要求，列车通信网络应运而生。经过多年的发展，国际电工委员会(IEC)为了规范列车通信网络，于1999年通过了IEC61375-1标准。该标准将列车通信网络分为两条总线：绞线式列车总线(WTB)和多功能车辆总线(MVB)。MVB是一个标准通信介质，为挂在其上的设备传输和交换数据。而多功能车辆总线控制器(MVBC)是MVB与MVB实际物理层之间的接口，其主要实现MVB数据链路层的功能。由于该项关键技术仍被国外公司垄断，因此开发具有自主知识产权的MVBC迫在眉睫。 鉴于上述原因，本文深入研究了IEC61375-1标准。根据MVBC的技术特点，本文提出了使用FPGA来实现其具体功能的方案。挂在MVB总线上的设备分为五类，他们的功能各不相同。而支持4类设备的MVBC具有设备状态、过程数据、消息数据通信和总线管理功能，并且兼容2类和3类设备。本文的目的就是用FPGA实现支持4类设备的MVBC。 本文采用自顶向下的设计方法。整个MVBC主要划分为：编码模块、译码模块、冗余控制模块、报文分析单元、通信存储控制器、主控制单元、地址逻辑模块。在整个开发流程中，使用Xilinx的ISE集成开发环境。使用Verilog HDL硬件描述语言对上述各个模块进行RTL级描述，并用Synplify Pro进行综合。最后，在ModelSim中对各个模块进行了布线后仿真和验证。 在实验室条件下，通过严格的仿真验证后，其结果证明了本文设计的模块达到了IEC61375-1标准的要求。因此，用FPGA实现MVBC这一方案具有可操作性。 关键词：列车通信网；多功能车辆总线；多功能车辆总线控制器；现场可编程门阵列
上传时间： 2013-07-18
上传用户：wxhwjf
电力电子装置的控制技术随着电力电子技术的发展而愈来愈复杂。开关电源是现代电力电子设备中不可或缺的组成部分，其质量的优劣以及体积的大小直接影响电子设备整体性能。高频化、小型化、数字化是开关电源的发展方向。 在应用数字技术进行控制系统设计时，数字控制器的性能决定了控制系统的整体性能。数字化电力电子设备中的控制部分多以MCU/DSP为核心，以软件实现离散域的运算及控制。在很多高频应用的场合，目前常用的控制器(高性能单片机或DSP)的速度往往不能完全满足要求。FPGA具有设计灵活、集成度高、速度快、设计周期短等优点，与单片机和DSP相比，FPGA具有更高的处理速度。同时FPGA应用在数字化电力电子设备中，还可以大大简化控制系统结构，并可实现多种高速算法，具有较高的性价比。 依据FPGA的这些突出优点，本文将FPGA应用于直流开关电源控制器设计中，以实现开关电源数字化和高频化的要求。主要研究工作如下： 介绍了基于FPGA的DC/DC数字控制器中A/D采样控制、数字PI算法的实现；重点描述了采用混合PWM方法实现高分辨率、高精度数字PWM的设计方案，并对各模块进行了仿真测试；用FPGA开发板进行了一部分系统的仿真和实际结果的检测，验证了文中的分析结论，证实了可编程逻辑器件在直流开关电源控制器设计中的应用优势。
上传时间： 2013-07-23
上传用户：qulele
固态硬盘是一种以FLASH为存储介质的新型硬盘。由于它不像传统硬盘一样以高速旋转的磁盘为存储介质，不需要浪费大量的寻道时间，因此它有着传统硬盘不可比拟的顺序和随机存储速度。同时由于固态硬盘不存在机械存储结构，因此还具有高抗震性、无工作噪音、可适应恶劣工作环境等优点。随着计算机技术的高速发展，固态硬盘技术已经成为未来存储介质技术发展的必然趋势。 本文以设计固态硬盘控制芯片IDE接口部分为项目背景，通过可编程逻辑器件FPGA，基于ATA协议并使用硬件编程语言verilog，设计了一个位于设备端的IDE控制器。该IDE控制器的主要作用在于解析主机所发送的IDE指令并控制硬盘设备进行相应的状态迁移和指令操作，从而完成硬盘设备端与主机端之间基本的状态通信以及数据通信。论文主要完成了几个方面的内容。第一：论文从固态硬盘的基本结构出发，分析了固态硬盘IDE控制器的功能性需求以及寄存器传输、PIO传输和UDMA传输三种ATA协议主要传输模式所必须遵循的时序要求，并概括了IDE控制器设计的要点和难点；第二：论文设计了IDE控制器的总体功能框架，将IDE控制器从功能上分为寄存器部分、顶层控制模块、异步FIFO模块、PIO控制模块、UDMA控制模块以及CRC校验模块六大子功能模块，并分析了各个子功能模块的基本工作原理和具体功能设计；第三：论文以设计状态机流程和主要控制信号的方式实现了各个具体子功能模块并列举了部分关键代码，同时给出了主要子功能模块的时序仿真图；最后，论文给出了基于PIO传输模式和基于UDMA传输模式的具体指令操作流程实现，并通过SAS逻辑分析仪和QuartusⅡ对IDE控制器进行了功能测试和分析，验证了本论文设计的正确性。
上传时间： 2013-07-31
上传用户：liangrb
随着计算机及其外围设备的发展，传统的并行接口和串行接口在灵活性和接口扩展等方面存在的缺陷愈来愈不可回避，并逐渐成为计算机通信的瓶颈。在这种情况下，通用串行总线(Universal Serial Bus，USB)诞生了。USB由于具有传输速率高、价格便宜、使用方便、灵活性高、支持热插拔、接口标准化和易于扩展等优点，目前已经成为计算机外设接口的主流技术，在计算机外围设备和消费类电子领域正获得越来越多的应用。 @@ 本文基于USB2．0协议规范，设计了一款支持高速和全速传输的USB2．0设备控制器IP核。文中着重介绍了这款设备控制器IP核的设计和FPGA验证工作，详细研究并分析了USB2．0规范，根据规范提出了一种USB2．0设备控制器整体构架方案，描述了各个功能子模块硬件电路的功能及实现。从可重用的角度出发，对设备控制器模块进行优化设计，增加多个灵活的配置选项，根据不同的应用对硬件进行配置，使其在满足要求的情况下去除冗余电路，以减少占用面积和功耗，从而使其灵活地应用于各种USB系统。本文还研究了IP核的验证方法，并对所设计的USB2．0设备控制器建立了功能完备的ModelSim仿真验证环境，搭建了FPGA硬件验证平台，设计了具有AHB接口的设备控制器和带有8051的设备控制器，并分别在FPGA平台上进行了功能验证。 @@ 本文所设计的USB2．0设备控制器IP核可配置性高，使用者可以自由配置所需端点的个数以及每个端点类型等，可以集成于多种USB系统中，适于各类USB设备的开发。本课题所取得的成果为USB2．0设备类的研究和开发积累了经验，并为后来实验室某项目测试芯片的USB数据采集提供了参考方案，也为未来USB3．0接口IP核的开发和应用奠定了基础。 @@关键词USB2．0控制器；IP核；FPGA；验证
上传时间： 2013-06-30
上传用户：nanfeicui
近年来，大容量数据存储设备主要是机械硬盘，机械硬盘采用机械马达和磁片作为载体，存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体，无机械装置，具有抗震、宽温、无噪、可靠和节能等特点，是目前存储领域所存在问题的解决方案之一。本文针对这一问题，设计基于FPGA的固态硬盘控制器，实现数据的固态存储。 文章首先介绍硬盘技术的发展，分析固态硬盘的技术现状和发展趋势，阐述课题研究意义，并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手，研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构，所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口，实现SATA1.0协议，根据协议划分四层模型，通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列，将NAND FLASH接口转换成通用的SRAM接口，提高访问效率。控制器完成NAND FLASH存储管理和纠错算法，实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试，介绍了测试方法、测试工具和测试流程，给出测试数据和结果分析，得出了验证结论。 本文设计的固态硬盘控制器，具有结构简单和稳定性高的特点，易于升级和二次开发，是实现固态硬盘和固态存储系统的关键技术。
上传时间： 2013-05-28
上传用户：sssnaxie
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题，对DDR2控制器的整体架构进行改进与完善。在分析了Altera数字PHY的基本性能的基础上，设计DDR2控制器与数字PHY的接口模块。搭建DDR2控制器IP软核的仿真验证平台，针对设计的具体功能进行仿真验证，并实现在Altera Stratix II GX90开发板上对DDR2存储芯片基本读/写操作控制的FPGA功能演示。 论文设计的DDR2控制器的主要特点是： 1.支持数字PHY电路，不需要实际的硬件电路就完成DDR2控制器与DDR2存储芯片之间的物理层接口，节约了设计成本，缩小了硬件电路的体积。 2.将配置口从初始化模块中分离出来，简化了具体操作。 3.支持多个DDR2存储芯片，使得DDR2控制器的应用范围更为广阔。 4.支持DDR2的三项新技术，充分发挥DDR2内存的特性。 5.自动DDR2刷新控制，方便用户对DDR2内存的控制。
上传时间： 2013-06-10
上传用户：ynzfm
