该程序提供基于hd7279的键盘显示c51源代码，在调试过程中首先要检查rc振荡电路是否正常-,
上传时间： 2014-01-26
上传用户：sxdtlqqjl
Ma tla b 是当今使用最为广泛的数学软件，它具有相当强大的数值计算、数据处理、系统 分析、图形显示、甚至符号运算功能，是一个完整的数学平台，但是它不能实现端口操作和 实时控制Borland C + +Builder是一种新颖的可视化编程语言，可方便实现交互界面、数据 采集和端口操作等，但是它在数值处理分析和算法工具等方面，效率远远低于Matlab语言
上传时间： 2014-01-24
上传用户：牛津鞋
XX7299A是一款低价位且具有强抗干扰能力的多功能单片机外围芯片。它整合了数码管显示驱动（8 位数码管或者64 位LED）和键盘扫描（64个）控制，以及片上256字节E2PROM和256字节SRAM ，集成RTC（带有阴历和节气算法）、2路8位ADC（贴片）。XX7299A内置8MHz RC振荡电路，采用两线通信接口（兼容I2C）与单片机通信。
上传时间： 2015-10-07
上传用户：xinyuzhiqiwuwu
b样条曲线，有控制点的求法，还有用OPENGL显示算法
标签：
上传时间： 2014-01-27
上传用户：evil
LCD-7279的经过调试多次已经能够实现在指定的位置显示特定的数据。 程序lcd1.c实现基本的功能，即：键盘输入0、1、2、3、4、5、6、7、8、9、a\b\c\d\e\f 在液晶的指定位置显示实现满屏或半屏显示点阵和字符，调入一幅图画的代码进行显示；
上传时间： 2014-01-14
上传用户：hgy9473
一.设计要求 1.道路有A.B两路,一般情况A.B均有车时,两路各放行10S. 2.红绿灯转换必须经过4秒黄灯闪烁. 3.若两路均无车则保持原状. 4.若一路通行无阻10秒后,另一路无车,则继续放行此路,直到另一路有车. 5.若有紧急车辆通过两路均无红灯4秒,阻止一般车辆通过,让紧急车辆通过6.在数码管显示各路通行的标志和剩余时间.
上传时间： 2015-12-25
上传用户：siguazgb
结合单片机和M a t l a b 两者的优点，基于事件驱动的中断通信机制，提出一种Matlab 环境下PC 机与 单片机实时串行通信及数据处理的方法；完成单片机数据采集系统与PC 机的RS-232/RS-485 串行通 信及其通信数据的分析处理、文件存储、F I R 滤波及图形显示；简化系统开发流程，提高开发效率。 该方法已成功应用于一个P I C 1 6 F 8 7 6 单片机应用系统实例之中
标签： 单片机
上传时间： 2014-01-19
上传用户：yzy6007
n皇后问题求解(8<=n<=1000) a) 皇后个数的设定 在指定文本框内输入皇后个数即可,注意: 皇后个数在8和1000 之间(包括8和1000) b) 求解 点击<Solve>按钮即可进行求解. c) 求解过程显示 在标有Total Collision的静态文本框中将输出当前棋盘上的皇后总冲突数. 当冲突数降到0时,求解完毕. d) 求解结果显示 程序可以图形化显示8<=n<=50的皇后求解结果. e) 退出程序,点击<Exit>即可退出程序.
上传时间： 2016-01-28
上传用户：ztj182002
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-08
上传用户：wff
