该程序是一个含直流输电系统的潮流计算程序 程序运行需要包含Boost库文件,需要在VS2005环境以上(VC6.0不完全符合C++标准,可能有些变量作用域问题,无法通过调试) 潮流程序计算主要参考<<现代电力系统分析>>王锡凡主编2003
上传时间： 2017-09-11
上传用户：梧桐
是否要先打开ALLEGRO? 不需要(当然你的机器须有CADENCE系统)。生成完封装后在你的输出目录下就会有几千个器件（全部生成的话）,默认输出目录为c:\MySym\. Level里面的Minimum, Nominal, Maximum 是什么意思？ 对应ipc7351A的ABC封装吗？ 是的 能否将MOST, NOMINAL, LEAST三种有差别的封装在命名上也体现出差别？ NOMINAL 的名称最后没有后缀，MOST的后缀自动添加“Ｍ”，LEAST的后缀自动添加“L”，你看看生成的库名称就知道了。（直插件以及特别的器件，如BGA等是没有MOST和LEAST级别的，对这类器件只有NOMINAL） IC焊盘用长方形好像比用椭圆形的好，能不能生成长方形的？ 嗯。。。。基本上应该是非直角的焊盘比矩形的焊盘好，我记不得是AMD还是NS还是AD公司专门有篇文档讨论了这个问题，如果没有记错的话至少有以下好处：信号质量好、更省空间（特别是紧密设计中）、更省锡量。我过去有一篇帖子有一个倒角焊盘的SKILL，用于晶振电路和高速器件（如DDR的滤波电容)，原因是对宽度比较大的矩形用椭圆焊盘也不合适，这种情况下用自定义的矩形倒角焊盘就比较好了－－－你可以从网上另外一个DDR设计的例子中看到。 当然，我已经在程序中添加了一选择项，对一些矩形焊盘可以选择倒角方式. 刚才试了一下，感觉器件的命名的规范性不是太好，另好像不能生成器件的DEVICE文件，我没RUN完。。。 这个程序的命名方法基本参照IPC-7351，每个人都有自己的命名嗜好，仍是不好统一的；我是比较懒的啦，所以就尽量靠近IPC-7351了。 至于DEVICE，的选项已经添加 (这就是批量程序的好处，代码中加一行，重新生产的上千上万个封装就都有新东西了)。 你的库都是"-"的,请问用过ALLEGRO的兄弟,你们的FOOTPRINT认"-"吗?反正我的ALLEGRO只认"_"(下划线) 用“－”应该没有问题的，焊盘的命名我用的是"_"（这个一直没改动过）。 部分丝印画在焊盘上了。 丝印的问题我早已知道，只是尽量避免开（我有个可配置的SilkGap变量）,不过工作量比较大，有些已经改过，有些还没有；另外我没有特别费功夫在丝印上的另一个原因是，我通常最后用AUTO-SILK的来合并相关的层，这样既方便快捷也统一各个器件的丝印间距，用AUTO-SILK的话丝印线会自动避开SOLDER-MASK的。 点击allegro后命令行出现E- Can't change to directory: Files\FPM，什么原因？ 我想你一定是将FPM安装在一个含空格的目录里面了，比如C:\Program Files\等等之类，在自定义安装目录的时候该目录名不能含有空格，且存放生成的封装的目录名也不能含有空格。你如果用默认安装的话应该是不会有问题的, 默认FPM安装在C:\FPM，默认存放封装的目录为C:\MYSYM 0.04版用spb15.51生成时.allegro会死机.以前版本的Allegro封装生成器用spb15.51生成时没有死机现象 我在生成MELF类封装的时候有过一次死机现象，估计是文件操作错误导致ALLEGRO死机，原因是我没有找到在ｓｋｉｌｌ里面直接生成SHAPE焊盘的方法（FLASH和常规焊盘没问题）, 查了下资料也没有找到解决方法，所以只得在外部调用SCRIPT来将就一下了。（下次我再查查看），用SCRIPT的话文件访问比较频繁（幸好目前MELF类的器件不多）. 解决办法： １、对MELF类器件单独选择生成，其它的应该可以一次生成。 ２、试试最新的版本(当前0.05) 请说明运行在哪类器件的时候ALLEGRO出错，如果不是在MELF附近的话，请告知，谢谢。 用FPM0.04生成的封装好像文件都比较大，比如CAPC、RES等器件，都是300多K，而自己建的或采用PCB Libraries Eval生成的封装一般才几十K到100K左右，不知封装是不是包含了更多的信息？ 我的每个封装文件包含了几个文字层（REF,VAL,TOL,DEV,PARTNUMBER等),SILK和ASSEM也是分开的，BOND层和高度信息，还有些定位线(在DISP层）,可能这些越来越丰富的信息加大了生成文件的尺寸.你如果想看有什么内容的话，打开所有层就看见了（或REPORT） 非常感谢 LiWenHui 发现的BUG, 已经找到原因，是下面这行： axlDBChangeDesignExtents( '((-1000 -1000) (1000 1000))) 有尺寸空间开得太大，后又没有压缩的原因，现在生成的封装也只有几十K了，0.05版已经修复这个BUG了。 Allegro封装生成器0.04生成do-27封装不正确,生成封装的焊盘的位号为a,c.应该是A,B或者1,2才对. 呵呵，DIODE通常管脚名为AC(A = anode, C = cathode) 也有用AK 或 12的， 极少见AB。 除了DIODE和极个别插件以及BGA外，焊盘名字以数字为主, 下次我给DIODE一个选择项，可以选择AC 或 12 或 AK, 至于TRANSISTER我就不去区分BCE/CBE/ECB/EBC/GDS/GSD/DSG/DGS/SGD/SDG等了，这样会没完没了的，我将对TRANSISTER强制统一以数字编号了，如果用家非要改变，只得在生成库后手工修改。
标签： Footprint Maker 0.08 FPM skill
上传时间： 2018-01-10
上传用户：digitzing
外观检查要求 1.清楚线包缝隙中夹带的锡珠、锡渣以及其它杂物。 2.不能刮伤针脚，不能伤线、断线。 3.焊点不可超出骨架凸点，漏焊`虚焊。 4.套管、线圈以及骨架不可破损。 5.出入线脚位、槽位正确。 6.铜线不能外露，线包胶带不能卷边；翘起超过磁芯覆盖范围内。
标签： 变压器
上传时间： 2018-05-06
上传用户：JUN芠冀給
无线电爱好者丛书，俞锡良编著，人民邮电出版社
标签： 调频收音机
上传时间： 2019-05-06
上传用户：007lgj
本资料以PPT的形式详细的介绍了关于单片机的应用以及针对于各个串口等的理论性知识，有余锡存，李建忠，张毅坤的版本
标签： 单片机
上传时间： 2021-12-18
上传用户：qdxqdxqdxqdx
基于DSP设计的数字化大功率电源数字化全桥变换器电源ALTIUM设计硬件原理图+PCB文件，包括主板和控制板2个硬件，均为4层板设计，ALTIUM设计的硬件工程文件，包括完整的原理图和PCB文件，可以做为你的设计参考。主板原理图器件如下：Library Component Count : 55Name Description----------------------------------------------------------------------------------------------------6CWQ09F Schottky Rectifier7416474HC16474LS1647805 7812 7815 7824 ACT45B 共模电感ARRESTER R27030059BAV99 R26010005BRIDGE R26060153CAPCB CD CON4 ConnectorComponent_1_1 D-1N5819 DiodeDEDIO-SMDELECTRO1 R21010742FUSE R27010205HOLHeader 3 Header, 3-PinHeader 6 Header, 6-PinHeader 7 Header, 7-PinIR1150S JQX-115F-I L0 L2 LBAV70 R26010012LM358MOSFET N NMOS-2 R26110100NPN R26080003OPTOISO1 R25030015PNP PNP TransistorR-NTCR20190006 R20190075R21020037 R21020037/工业B/消费C/瓷片电容/4700pF±20%/250Vac/Y2/Y5U/引脚间距7.5mmR26020054 R26020054/工业A/消费C/快恢复二极管/1000V/1A/1.7V/75ns/SMA/US1M-E3-61TR26030048 R26030048/工业A/消费B/肖特基二极管/1A/100V/0.79V/SMA/SS110LR26030097 R26030097/工业B/肖特基二极管/60V/1A/0.70V/SMA/B160R29030691 R29030691/防雷接地座/最大尺寸7.36*7*10/紫铜镀锡RES R20190099RES2 RES_1Res3 ResistorTL431 TRANS01TRANS7-9 Transformer UCC3804VARISTOR R27030060ZENERu型槽3.5x7
标签： tms320f28035 dsp 全桥变换器
上传时间： 2021-12-22
上传用户：aben
华为AI安全白皮书2018-cn近年来，随着海量数据的积累、计算能力的发展、机器学习方法与系统的持续创新与演进，诸如图像识别、语音识 别、自然语言翻译等人工智能技术得到普遍部署和广泛应用。越来越多公司都将增大在AI的投入，将其作为业务发展 的重心。华为全球产业愿景预测：到2025年，全球将实现1000亿联接，覆盖77%的人口；85%的企业应用将部署到 云上；智能家庭机器人将进入12%的家庭，形成千亿美元的市场。 人工智能技术的发展和广泛的商业应用充分预示着一个万物智能的社会正在快速到来。1956年，麦卡锡、明斯基、 香农等人提出“人工智能”概念。60年后的今天，伴随着谷歌DeepMind开发的围棋程序AlphaGo战胜人类围棋冠 军，人工智能技术开始全面爆发。如今，芯片和传感器的发展使“+智能”成为大势所趋：交通+智能，最懂你的 路；医疗+智能，最懂你的痛；制造+智能，最懂你所需。加州大学伯克利分校的学者们认为人工智能在过去二十年 快速崛起主要归结于如下三点原因[1]：1）海量数据：随着互联网的兴起，数据以语音、视频和文字等形式快速增 长；海量数据为机器学习算法提供了充足的营养，促使人工智能技术快速发展。2）高扩展计算机和软件系统：近 年来深度学习成功主要归功于新一波的CPU集群、GPU和TPU等专用硬件和相关的软件平台。3）已有资源的可获得 性：大量的开源软件协助处理数据和支持AI相关工作，节省了大量的开发时间和费用；同时许多云服务为开发者提供 了随时可获取的计算和存储资源。 在机器人、虚拟助手、自动驾驶、智能交通、智能制造、智慧城市等各个行业，人工智能正朝着历史性时刻迈进。谷 歌、微软、亚马逊等大公司纷纷将AI作为引领未来的核心发展战略。2017年谷歌DeepMind升级版的AlphaGo Zero横 空出世；它不再需要人类棋谱数据，而是进行自我博弈，经过短短3天的自我训练就强势打败了AlphaGo。AlphaGo Zero能够发现新知识并发展出打破常规的新策略，让我们看到了利用人工智能技术改变人类命运的巨大潜能。 我们现在看到的只是一个开始；未来，将会是一个全联接、超智能的世界。人工智能将为人们带来极致的体验，将 积极影响人们的工作和生活，带来经济的繁荣与发展。
上传时间： 2022-03-06
上传用户：
电动汽车、混合动力汽车、燃料电池汽车为代表的新能源汽车是实现节能减排目标的重要行业之一。IGBT模块作为新能源汽车的核心，其发展受到广泛关注.IGBT模块发展的关键在于改善封装方式。本文指出了日前的封装材料在电动汽车逆变器大功率IGBT模块的封装过程中存在的缺陷，引入了新型连接材料纳米银焊膏。为了验证纳米银焊膏的连接性能，以确定其能否应用在所需的1GBT模块的制作过程中，本文首先设计了单个模拟芯片的烧结连接实验，通过微x射线断层扫描仪、剪切实验、1描电镜等检测手段，对烧结后的连接层进行了全方位的检测，结果发现虽然连接层没有发现明显的缺陷，但是剪切强度较低，经过分析猜想可能是磁控溅射镀层的质量并不十分可靠，因此又设计用真芯片和小块镀银铜板的烧结连接实验，连接传况良好，剪切实验的过程中，发现是芯片先出现破损，这证明了连接的质量是可靠的。因此可以将纳米银焊膏应用在IGBT模块的制作中。本文重点介绍了整个IGBT模块的制作方法。采用和之前单个芯片烧结相类似的操作过程，完成整个模块的烧结。烧结完成后通过微 射线断层扫描仪对烧结的质量进行了检测，通过检测发现连接层质量良好。模块烧结连接之后，更做出最终成型的IGBT模块，还需要经过外壳设计与制造、打线、灌度、组装等工T艺，从而得到最终的成品，并通过晶体管特性测试仪对模块的基本电性能进行了检测。
上传时间： 2022-06-20
上传用户：
说明：Microchip Technology Inc.采用存储容量为1 Kb至1Mb的低电压串行电可擦除PROM（Electrically Erasable PROM，EEPROM），支持兼容串行外设接口（Serial Peripheral Interface，SPI）的串行总线架构，该系列器件支持字节级和页级功能，存储容量为512 Kb和1Mb的器件还通常与基于闪存的产品结合使用，具有扇区和芯片擦除功能。所需的总线信号为时钟输入（SCK）线、独立的数据输入（S1）线和数据输出（SO）线。通过片选（CS）输入信号控制对器件的访问。可通过保持引脚（HOLD）暂停与器件的通信。器件被暂停后，除片选信号外的所有输入信号的变化都将被忽略，允许主机响应优先级更高的中断。整个SPI兼容系列器件都具有标准的8引脚PDIP和SOIC封装，以及更高级的封装，如8引脚TSSOP，MSOP.2x3DFN，5x6 DFN和6引脚SOT-23封装形式。所有封装均为符合RoHS标准的无铅（雾锡）封装。引脚图（未按比例绘制）
上传时间： 2022-06-20
上传用户：fliang
PCB工艺设计系列之华硕内部的PCB设计规范1. 问题描述(PROBLEM DESCRIPTION)为确保产品之制造性, R&D在设计阶段必须遵循Layout相关规范, 以利制造单位能顺利生产, 确保产品良率, 降低因设计而重工之浪费. “PCB Layout Rule” Rev1.60 (发文字号： MT-8-2-0029)发文后, 尚有订定不足之处, 经补充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 规范内容如附件所示, 其中分为:(1) ”PCB LAYOUT 基本规范”:为R&D Layout时必须遵守的事项, 否则SMT,DIP,裁板时无法生产.(2) “锡偷LAYOUT RULE建议规范”: 加适合的锡偷可降低短路及锡球.(3) “PCB LAYOUT 建议规范”:为制造单位为提高量产良率,建议R&D在design阶段即加入PCB Layout.(4) ”零件选用建议规范”: Connector零件在未来应用逐渐广泛, 又是SMT生产时是偏移及置件不良的主因,故制造希望R&D及采购在购买异形零件时能顾虑制造的需求, 提高自动置件的比例.(5) “零件包装建议规范”:,零件taping包装时, taping的公差尺寸规范,以降低抛料率.
标签： pcb工艺
上传时间： 2022-07-22
上传用户：fliang
