信息化社会的到来以及IP技术的兴起，正深刻的改变着电信网络的面貌以及未来技术发展的走向。无线通信技术的发展为实现数字化社区提供了有力的保证。而视频通信则成为多媒体业务的核心。如何在环境恶劣的无线环境中，实时传输高质量的视频面临着巨大的挑战，因此这也成为人们的研究热点。 对于无线移动信道来说，网络的可用带宽是有限的。由于多径、衰落、时延扩展、噪声影响和信道干扰等原因，无线移动通信不仅具有带宽波动的特点，而且信道误码率高，经常会出现连续的、突发性的传输错误。无线信道可用带宽与传输速率的时变特性，使得传输的可靠性大为降低。 视频播放具有严格的实时性要求，这就要求网络为视频的传输提供足够的带宽.有保障的延时和误码率。为了获得可接受的重建视频质量，视频传输至少需要28Kbps左右的带宽。而且视频传输对时延非常敏感。然而无线移动网络却无法提供可靠的服务质量。 基于无线视频通信面临的挑战，本文在对新一代视频编码国际标准H.264/AVC研究的基础上，主要在提高其编码效率和H.264的无线传输抗误码性能，以及如何在嵌入式环境下实现H.264解码器进行了研究。 结合低码率和帧内刷新，提出一种针对感兴趣区的可变帧内刷新方法。实验表明该方法可以使用较少的码率对感兴趣区域进行更好的错误控制，以提高区域图像质量，同时能根据感兴趣区及信道的状况自动调整宏块刷新数量，充分利用有限的码率。 为了有效的平衡编码效率和抗误码能力的之间的矛盾，笔者提出了一种自适应FMO(Flexible Macroblock Order)编码方法，可根据图像的复杂度自适应地选择编码所需的FMO模式。仿真结果表明这种FMO编码方式完全可行，且在运动复杂度频繁变化时效果更加明显，完全可应用在环境恶劣的无线信道中。 在对嵌入式PXA270硬件结构和X264研究的基础上，基本实现了基于H.264的嵌入式解码，在PXA270基础上进行环境的配置，定制WirtCE操作系统，并编译、产生开发所用的SDK和下载内核到目标机。利用开发工具EVC实现在PC机上的实时开发和在线仿真调试，最终实现了对无差错H.264码流实时解码。
上传时间： 2013-06-18
上传用户：也一样请求
SystemView的库资源十分丰富，包括含若干图标的基本库（Main Library）及专业库(Optional Library)，基本库中包括多种信号源、接收器、加法器、乘法器，各种函数运算器等；专业库有通讯（Communication）、逻辑（Logic）、数字信号处理（DSP）、射频/模拟（RF/Analog）等；它们特别适合于现代通信系统的设计、仿真和方案论证，尤其适合于无线电话、无绳电话、寻呼机、调制解调器、卫星通讯等通信系统；并可进行各种系统时域和频域分析、谱分析，及对各种逻辑电路、射频/模拟电路（混合器、放大器、RLC电路、运放电路等）进行理论分析和失真分析。 System View能自动执行系统连接检查，给出连接错误信息或尚悬空的待连接端信息，通知用户连接出错并通过显示指出出错的图标。这个特点对用户系统的诊断是十分有效的。 System View的另一重要特点是它可以从各种不同角度、以不同方式，按要求设计多种滤波器，并可自动完成滤波器各指标—如幅频特性（伯特图）、传递函数、根轨迹图等之间的转换。 在系统设计和仿真分析方面，System View还提供了一个真实而灵活的窗口用以检查、分析系统波形。在窗口内，可以通过鼠标方便地控制内部数据的图形放大、缩小、滚动等。另外，分析窗中还带有一个功能强大的“接收计算器”，可以完成对仿真运行结果的各种运算、谱分析、滤波。 System View还具有与外部文件的接口，可直接获得并处理输入/输出数据。提供了与编程语言VC++或仿真工具Matlab的接口，可以很方便的调用其函数。还具备与硬件设计的接口：与Xilinx公司的软件Core Generator配套，可以将System View系统中的部分器件生成下载FPGA芯片所需的数据文件；另外，System View还有与DSP芯片设计的接口，可以将其DSP库中的部分器件生成DSP芯片编程的C语言源代码。
标签： SYSTEMVIEW 教材
上传时间： 2013-04-24
上传用户：doudouzdz
UM71系列(包括ZPW-2000A)无绝缘轨道电路已成为我国铁路的主流制式，轨道电路的正常工作对行车安全意义重大。轨道信号失真或者受到噪声污染有可能导致铁路信号设备错误动作进而发生行车事故。通过对铁路信号做出监测以及判断，可以帮助信号设备维护人员对故障设备进行及时修复从而避免事故发生。 本文设计了一种基于ARM/DSP双核结构的铁路信号测试仪，用以帮助设备维护人员及时检修故障设备。其中，DSP芯片选用TI公司的32位浮点处理器TMS320VC33作为信号分析与处理的核心，实现信号的解调、频谱分析和细化处理等功能。本测试仪作为一种实时的信号检测设备，充分利用了浮点DSP芯片高效灵活以及系统可裁减的特性，因而更适合于现场环境的应用。本测试仪主要针对目前使用较为广泛的UM71、ZPW-2000A系统以及站内25Hz相敏轨道电路，实现对移频信号的数字解调、区间载波频率检测、信号幅度检测、站内轨道信号的相位角及其幅度检测等功能。 本文着重分析了频谱细化技术中的ZFFT算法在实时信号分析中的应用，采用ZFFT算法可以在保证运算效率的同时提高频谱的分辨率。在此基础上，本文就这种算法提出了若干改进措施并且通过MATLAB对该算法及其改进措施进行了软件仿真。同时本文完成了基于这种算法的DSP软件设计：为了提高系统实时性，DSP算法均采用汇编语言实现。理论分析和实验表明调制频率的分辨率可以达到0.03Hz，满足实际应用要求。此外，本文设计了测试仪的硬件结构，主要是VC33的外围器件及其与双口RAMCY7C028的接口电路，以及基于这个接口电路的通信规程。
上传时间： 2013-06-29
上传用户：qazwsxedc
在DSP等芯片中有SPI接口，但是通常由于传输模式选择的错误导致连接失败，本文提供了详细的配置方案
标签： CPOL-CPHA
上传时间： 2013-06-17
上传用户：xieguodong1234
基于删的μC/OS-Ⅱ移植及其CAN总线应用研究流体机械及工程专业近年来，嵌入式系统受到科学与工程各个领域研究者的密切关注，成为研究的一个热点。随着嵌入式系统的复杂性不断增加，嵌入式操作系统成为嵌入式系统中最重要的组成部分。在嵌入式系统中，μC/OS-Ⅱ凭借其结构清晰、源代码开放和实时性好等优势，成了监控系统等领域的技术热点。嵌入式操作系统μC/OS-Ⅱ与模块化硬件相结合，共同构成一个可以重复利用的软硬件系统平台，不但可以提高开发效率，还可以提高系统的可靠性和实时性，满足日益复杂的应用需求。 在国内监控领域中，大多采用了集散式监控系统，虽然克服了集中式监控系统的缺点，但还存在着效率较低，错误处理能力不强等缺点。而且设备的兼容性不好，系统实时性、可靠性也不高。采用CAN现场总线可很好的克服上述一些缺点，具有很强的抗干扰能力。CAN总线把所有挂接在总线上的智能设备联接成网络，构成自动化系统，实现对现场设备的实时监控。 基于这些考虑，本文选择了以IPC2290芯片(内部集成了CAN模块)为微控制器的MagicARM2200教学实验开发板作为学习和研究的开发平台，把μC/OS-Ⅱ这个实时微内核操作系统嵌入到该芯片中。在深入研究CAN通信模块特点和驱动的基础上，把其驱动移植到μC/OS-Ⅱ操作系统中。并在实时操作系统μC/OS-Ⅱ上通过设计—个带A/D转换的CAN智能模块来阐述智能模块软硬件设计方法，这些工作为搭建基于CAN总线的实际测控系统方案提供了理论基础。 本文使用的CAN通信方案具有极大的灵活性，能方便和简洁的运用到各种测控系统中。实验结果证明了该方案的有效性和正确性，并且具有实际的应用价值。最后，本文作者在CAN智能模块的基础上搭建了基于CAN总线的多相流动实验台的测控系统方案。
上传时间： 2013-07-16
上传用户：cngeek
自上个世纪九十年代以来，我国著名学者、现中国科学院院士、清华大学陈难先教授等人使用无穷级数的Mobius反演公式解决了一系列重要的应用物理中的逆问题，例如费米体系逆问题、信号处理等，开创了应用、推广数论中的Mobius变换解决物理学中各种逆问题的巧妙方法，其工作在1990年得到了世界著名的《NATURE》杂志的整版专评与高度评价。华侨大学苏武浔、张渭滨教授等则把Mobius变换的方法应用于几种常用波形（包括周期矩形脉冲，奇偶对称方波和三角波等）的傅立叶级数的逆变换运算，得到正、余弦函数及一般周期信号的各种常用波形的信号展开；并求得了与各种常用波形信号函数族相正交的函数族，以用于各展开系数的计算与信息的解调；而后把它们应用到通信系统中，提出了一种新的通信系统，即新型Chen-Mobius通信系统。 在新型通信系统中，把这种正交函数族应用于系统的相干调制解调中，取代传统通信系统中调制解调所采用的三角正交函数族。正是这种正交函数族使得通信系统的传输性能大大提高，保密性加强，而且正交函数族产生很方便。 本文从软件仿真和硬件实现两个方面对Chen-Mobius通信系统进行了验证。首先，利用MATLAB软件构建Chen-Mobius数字通信系统，通过计算机编程，对Chen-Mobius单路、四路和八路的数字通信系统进行仿真分析，对该系统在不同信噪比情况下的错误概率进行了计算，并绘出了信噪比-错误概率曲线；其次，在QuartusⅡ软件平台上，利用VHDL语言文本输入和原理图输入的方法构建Chen-Mobius数字通信系统，对该系统进行了仿真，包括设计综合、引脚分配、仿真验证、时序分析等；再次，在QuartusⅡ软件仿真的基础上，在Altera公司的Stratix GX芯片上，实现了硬件的编程和下载，从而完成了Chen-Mobius数字通信系统的FPGA实现；最后，从MATLAB软件仿真和硬件实现的结果出发，通过分析系统的性能，简单展望了Chen-Mobius数字通信系统的应用前景。 本文通过软件仿真得到了Chen-Mobius数字通信系统的信噪比-错误概率曲线，从理论上验证了该系统的强的抗干扰能力；利用FPGA完成了系统的硬件实现，从实际上验证了该系统的可实现性。从两方面都可以说明，Chen-Mobius通信系统虽然只是一个新的起点，但它却预示着光明的应用前景。
标签： ChenMobius MATLAB FPGA 数字通信系统
上传时间： 2013-05-19
上传用户：sa123456
数字通信系统中，在实际信道上传输数字信号时，由于信道传输特性不理想及噪声的影响，接收端所收到的数字信号不可避免地会发生错误。为了减小误码率，提高接收质量，必须采用差错控制编码。对于数字视频通信系统这类高码率，高要求的系统，为了提供优良的图象质量，采用差错控制编码尤为重要。 本文采用的DVB-T系统差错控制技术是针对于数字视频通信而设计的，提出了纠错编码结合交织技术的实现方案，即RS(204，188，8)截短码、卷积交织、卷积码三种技术的级联。各技术中的参数设计为输入的MPEG-2传输流(TS流)提供了便利，在编码后可以保持传输流的帧结构和同步字节不改变，使接收端的同步捕获和同步跟踪成为可能。 本文首先简要介绍了差错控制技术，DVB-T系统，以及硬件实现所用到的FPGA实现方法。然后分别研究RS码、卷积交织、卷积码的编解码原理，并提出了三类技术的硬件实现方案。其中，重点论述了RS码解码的硬件实现。将RS码解码分为四个模块：伴随式计算，BM迭代，钱搜索和错误值计算，分别讲述每个模块的电路设计方案并给出仿真结果。最后，将该差错控制系统应用于一个输出速率恒定的实际数字视频通信系统中，按系统需要，加入了接口电路和速率控制的设计。
上传时间： 2013-04-24
上传用户：gcs333
本文对TCN中的MVB技术进行了研究，并在深入了解MVB的通信机制的基础上，提出了采用FPGA替代MVB控制器专用芯片的解决方法。根据TCN协议，连接在MVB上的设备可以分为5类，其中1类设备可以在不需要CPU的基础上实现自动通信，最为常用。本设计的目的就是采用FPGA替代MVB1类设备控制器。 文章采用自顶向下的模块化设计方法，根据MVB1类设备控制器要实现的功能，将设计划分为3个模块：发送模块、接收模块和MVB1类模式控制模块。其中发送模块又划分为位控制单元、CRC生成单元、FIFO单元和曼彻斯特编码单元等。接收模块又划分为帧起始检测单元、时钟恢复单元、帧分界符检测单元、数据译码单元、CRC校验单元、译码控制单元和长度错误检测单元等。MVB1类模式控制模块又划分为报文错误处理单元、主帧寄存器单元、TM控制单元和主控单元等。上述各模块的RTL级设计都是采用硬件描述语言Verilog实现的。
上传时间： 2013-07-21
上传用户：dengzb84
由于信道中存在干扰,数字信号在信道中传输的过程中会产生误码.为了提高通信质量,保证通信的正确性和可靠性,通常采用差错控制的方法来纠正传输过程中的错误.本文的目的就是研究如何通过差错控制的方法以提高通信质量,保证传输的正确性和可靠性.重点研究一种信道编解码的算法和逻辑电路的实现方法,并在硬件上验证,利用码流传输的测试方法,对设计进行测试.在以上的研究基础之上,横向扩展和课题相关问题的研究,包括FPGA实现和高速硬件电路设计等方面的研究. 纠错码技术是一种通过增加一定的冗余信息来提高信息传输可靠性的有效方法.RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误.在深空通信,移动通信以及数字视频广播等系统中具有广泛的应用,随着RS编码和解码算法的改进和相关的硬件实现技术的发展,RS码在实际中的应用也将更加广泛. 在研究中,对所研究的问题进行分解,集中精力研究课题中的重点和难点,在各个模块成功实现的基础上,成功的进行系统组合,协调各个模块稳定的工作. 在本文中的EDA设计中,使用了自顶向下的设计方法,编解码算法每一个子模块分开进行设计,最后在顶层进行元件例化,正确实现了编码和解码的功能. 本文首先介绍相关的数字通信背景；接着提出纠错码的设计方案,介绍RS(31,15)码的编译码算法和逻辑电路的实现方法,RTL代码编写和逻辑仿真以及时序仿真,并讨论了FPGA设计的一般性准则以及高速数字电路设计的一些常用方法和注意事项；最后设计基于FPGA的硬件电路平台,并利用静态和动态的方法对编解码算法进行测试. 通过对编码和解码算法的充分理解,本人使用Verilog HDL语言对算法进行了RTL描述,在Altera公司Cyclone系列FPGA平台上面实现了编码和解码算法. 其中,编码的最高工作频率达到158MHz,解码的最高工作频率达到91MHz.在进行硬件调试的时候,整个系统工作在30MHz的时钟频率下,通过了硬件上的静态测试和动态测试,并能够正确实现预期的纠错功能.
上传时间： 2013-07-01
上传用户：liaofamous
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
