介绍一种基于SC1128的无线扩频通信系统。以AT89S52为核心，扩频芯片SC1128、射频收发芯片RF2945以及锁相环集成芯片LMX2315构成射频收发电路，给出了扩频无线收发系统的设计方案，实现了多信道切换。
标签： 1128 SC 无线扩频 通信系统
上传时间： 2013-11-25
上传用户：epson850
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。
标签： Xilinx FPGA 全局时钟资源
上传时间： 2013-11-20
上传用户：563686540
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。
标签： FPGA 全数字 锁相环路
上传时间： 2013-10-20
上传用户：yl8908
数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件
标签： VERLOG DPLL 数字 代码
上传时间： 2014-01-13
上传用户：Thuan
此程序是关于锁相芯片BU2614,直接解压后即可使用其中的源码。开发环境是KEILC51，单片机编程，希望对大家有所帮助!
标签： KEILC 2614 BU 51
上传时间： 2014-01-05
上传用户：lo25643
锁相与频率合成技术，庄卉等编著。讲述模拟和数字锁相环及频率合成器的理论、组成、测试和设计。
标签： 锁相 频率合成技术
上传时间： 2015-09-04
上传用户：气温达上千万的
pll锁向环控制程序，让你进入无线控制领域，采用ts9256作例子，有工程文件直接用keil c打开。
标签： pll 环控 制程
上传时间： 2013-12-25
上传用户：1159797854
MC145163P型锁相频率合成器的原理与应用
标签： 145163P 145163 MC 锁相频率
上传时间： 2014-03-10
上传用户：zhliu007
连续的PLL锁相，大家多交流！迫切希望大家交流！
标签： PLL 连续的 锁相
上传时间： 2014-01-16
上传用户：zhuimenghuadie
ht46r47控制国半LMX1600锁相控制芯片的汇编源码。很有参考价值。
标签： 1600 46r LMX r47
上传时间： 2016-02-15
上传用户：cx111111
