虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

链路检测

  • 基于IEC60870-5-103规约的35kV线路测控保护装置通信研究.rar

    继电保护装置是保证电力系统安全稳定运行的重要装置之一,近几年来,随着变电站综合自动化技术的发展及其在全国变电站的推广,研究和开发集保护、测量、控制和通讯于一体的微机测控保护装置已成为各国电力部门的普遍要求。 本文首先对研究丌发的35kV线路微机测控保护装置的软硬件做了简述,介绍了本装置所采用的保护算法,并给出了保护的流程图和逻辑框图。随后介绍了我国变电站自动化通信系统中正在应用的几种常用电力远动规约,详细介绍了目前使用比较广泛的继电保护通信规约IEC 60870-5-103,对规约的应用层功能、链路传输规则、103规约三层参考模型及通讯帧格式进行了详细的分析,并给出了103规约在35kV线路微机测控保护装置上的实现,上位机软件基于Visual C++6.0编程,采用SQLServer作为数据库服务器软件。 最后,本文对装置进行了专业测试,测试结果表明,本装置能实现基本的保护功能以及实现遥控、遥信、遥测等通信功能,与传统微机保护装置相对比本装置具有测量精度高、动作迅速可靠、可以进行远程通信等优点。

    标签: 60870 IEC 103

    上传时间: 2013-04-24

    上传用户:huyanju

  • 基于FPGA的嵌入式系统SerialATA大容量数据存储控制器的研究.rar

    随着信息技术的飞速发展,数据吞吐量急剧增长,要求有更高的传输速度,来满足大量数据的传输,而原有的并行数据传输总线结构上存在自身无法克服的缺陷,在高频环境下容易串扰,而增大误码率。SATA串行总线技术应运而生。作为一种新型的总线接口,它提供了高达3.0Gbps的数据传输速率,使用8B/10B编码格式,采用LVDS NRZ串行数据传输方式,有良好的抗干扰性能,有更强的达到32位的循环冗余校验,并且提供了良好的物理接口特性,支持热拔插,代表着计算机总线接口技术的发展方向。FPGA作为一种低功耗的半导体器件,在高频工作环境中有优良的性能,将处理器与低功耗FPGA结合起来使用是数据存储应用的趋势,这样能够使得接口方案更加灵活。而在众多FPGA器件中,Xilinx公司的Virtex-4平台内部集成了PowerPC高性能处理器,并且其中提供了Rocket IO MGT这种嵌入式的多速率串行收发器,能够以6.25-622Mb/s的速度传送数据,并且支持包括SATA协议在内的多种串行通信协议。 本文从物理层、链路层、传输层分析了SATA1.0技术的接口协议,在此基础提出满足协议需求和适合FPGA设计的设计方案,并给出总体设计框图,依照FPGA的设计方法,采用Xilinx公司的Virtex-4设计了一个符合SATA1.0接口协议的嵌入式存储装置,实现数据的存储,仿真运行结果正常。

    标签: SerialATA FPGA 嵌入式系统

    上传时间: 2013-04-24

    上传用户:sz_hjbf

  • 超高频射频识别标签基准测试研究.rar

    射频识别(Radio Frequency Identification,RFID)是一种允许非接触式数据采集的自动识别技术。其中工作在超高频(Ultra High Frequency,UHF)频段的无源RFID系统,由于在物流与供应链管理等领域的潜在应用,近年来得到了人们的广泛关注。这种系统所使用的无源标签具有识别距离长、体积小、成本低廉等突出特点。目前在市场上出现了各种品牌型号的UHF RFID无源标签,由于不同品牌型号的标签在设计与制造工艺上的差异,这些标签在性能表现上各不相同,这就给终端用户选择合适自己应用的标签带来了困难。RFID基准测试就是在实际部署RFID系统前对RFID标签的性能进行科学评估的有效手段。然而为了在常规实验室条件下得到准确公正的测试结果,需要对基准测试的性能指标及测试方法学开展进一步的研究。本文正是研究符合EPC Class1 Gen2标准的RFID标签基准测试。 本文首先分析了当前广泛应用的超高频无源RFID标签基准测试性能指标与测试方法上的局限性与不足之处。例如,在真实的应用环境中,由于受到各种环境因素的影响,对同一品牌型号的标签,很难得到一致的识读距离测试结果。另外,在某些测试场景中,使用识读速率作为测试指标,所得到的测试结果数值非常接近,以致分辨度不足以区分不同品牌型号标签的性能差异。在这些分析基础上,本文把路径损耗引入了RFID基准测试,通过有限点的测量与数据拟合分别得到不同类型标签的路径损耗方程,结合读写器天线的辐射方向图,进一步得到各种标签受限于读写器接收灵敏度的覆盖区域。无源标签由于其被动式能量获取方式,其实际工作区域仍然受限于前向链路。本文通过实验测试出这些标签的最小激活功率后,得出了各种标签在一定读写器发射功率下的激活区域。完成这些步骤后,根据这两种区域的交集可以确定标签的工作区域,从而进行标签间的比较并达到基准测试的目的,并能找出限制标签工作范围的瓶颈。 本文最后从功率损耗的角度研究了标签之间的相互干扰,为用户在密集部署RFID标签的场景中设置标签之间的最小间隔距离具有重要的参考意义。

    标签: 超高频 射频识别 基准测试

    上传时间: 2013-04-24

    上传用户:hbsunhui

  • 基于以太网的三相电能表的研究.rar

    随着网络技术的飞速发展,办公楼宇或住宅小区的用电管理也正逐步走向智能化、网络化。论文针对传统的电表系统具有抗干扰能力差、计量不精确、人工抄表费时费力、功能单一等缺点,提出了一套基于以太网传输的三相电量采集系统。该系统采用电能计量芯片CS5460A负责采集电量,AT89S53单片机作为数据处理的核心部件,通过SPI总线传送电流、电压、有功、无功等实时测量值,并用以太网控制器ENC28J60,实现以太网通信,配合上位机显示,对电能进行集中管理。 本系统采用电子计量芯片代替传统的机械脉冲式电能表,并结合用电特性,使得电能计量精度大大提高,电量统计也更加精确。电能表输出的脉冲信号经过网络模块的统计换算之后,通过以太网传输给管理计算机,使得传输距离大大增加。用电量信息经过统计计算存入数据库,可以生成一个用户用电报表并可打印出来,这样可有效的把电能计量、收费管理、用电过程管理等功能集于一体。采用以太网总线控制,不仅减少了布线的成本和难度,且利于数据在局域网内的共享。 本文首先对当前电子式电能表的发展情况、技术特点作了一个简单的概述。其次阐述了系统的硬件电路设计及系统软件设计,并对以太网通信的重要依据-TCP/IP协议作了全面的分析,介绍了TCP/IP协议的四个协议层:链路层、网络层、传输层和应用层及其具体实现方法,精简了TCP/IP协议。最后简单介绍了上位机上的管理软件设计。

    标签: 以太网 三相电能表

    上传时间: 2013-06-09

    上传用户:youth25

  • 基于嵌入式蓝牙技术的无线音频传输的设计与实现.rar

    蓝牙(Bluetooth)技术是近年来国外先进国家研究发展最快的短程无线通信技术之一,能够广泛地应用于工业短距离无线控制装置、近距离移动无线控制设备、机器人控制、办公自动化及多媒体娱乐设备等局部范围内无线数据传输的领域中。在我国,由于对蓝牙技术的研究还处于研究开发的初级阶段, 还没有形成蓝牙数据短距离无线通信的一套开放性应用标准。 在无线音频传输领域内,传统的基于模拟调制方式的无线音频传输由于抗干扰能力较差,传输的音频质量会受到较大的影响,而国内市场上的蓝牙音频产品仅支持单声道语音传输。所以,对基于蓝牙技术的高品质多通道音频传输技术的研究将具有一定的技术创新性,在无线音频传输领域也具有较为广阔的市场前景。 本文以嵌入式蓝牙技术与音频信号传输系统为研究开发课题,参考国外蓝牙技术协议标准,利用功能模块单元与嵌入式技术,目标是研制一种基于嵌入式开发应用的高品质双声道蓝牙无线音频传输系统。本系统通过对双声道线性模拟音源的数字化MP3编解码处理,结合基于嵌入式应用的简化后的HCI层蓝牙应用协议,实现了蓝牙信道带宽内的高品质双声道音频信号点对点的传输。 在硬件设计上,系统采用了模块化设计思想。发送端和接收端由音频处理模块、控制传输模块和无线模块三部分构成。其中,音频处理模块以MAS3587音频处理芯片为核心,负责音频信号的AD采样、MP3压缩和解压缩以及DA还原等工作;控制传输模块以MSP430F169为核心,负责MP3数据帧的高速传输以及蓝牙接口协议控制;无线模块采用蓝牙单芯片解决方案(集成蓝牙射频、基带和链路管理等),负责MP3数据帧的射频发送和接收。模块与模块之间采用工业标准接口方式连接。音频处理模块和控制传输模块之间采用DMA方式的通用并口(PIO);控制传输模块与蓝牙模块之间采用DMA方式的通用异步串口(UART)。 在软件设计上,系统主要由蓝牙协议解释、传输控制和芯片驱动三部分构成。在蓝牙协议解释上,系统采用了基于HCI层的ACL数据包透明传输方式;在传输控制上,采用了基于通用并口(PIO)和异步串口(UART)的DMA方式高效率批量数据传输技术;芯片驱动主要指对MAS3587的基本配置。 对目标系统的测试实验采用了目前流行的音频测试虚拟仪器软件Adobe Audition 1.5。实验项目包括扫频测试、音乐测试、听觉测试、距离测试以及抗干扰测试等。实验结果表明,输入音源在经过MP3编码、发射、接收及MP3解码后,音频质量基本上没受影响,实际双声道音质接近于CD音质,而无线传输的可靠性远高于模拟无线音频传输,几乎没有断音与错音,充分体现了嵌入式蓝牙无线技术的优势。

    标签: 嵌入式 传输 蓝牙技术

    上传时间: 2013-05-27

    上传用户:稀世之宝039

  • 基于FPGA的OFDM基带系统研究.rar

    近几年来,OFDM(Orthogonal Frequency Division Multiplexing)技术引起了人们的广泛注意,根据这项新技术,很多相关协议被提出来。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口满足IEEE 802.16标准的宽带无线通信系统,IEEE标准在2004年定义了空中接口的物理层(PHY),即802.16d协议。该协议规定数据传输采用突发模式,调制方式采用OFDM技术,传输速率较高且实现方便、成本低廉,已经成为首先推广应用的商业化标准。 本文主要对IEEE802.16d OFDM系统物理层进行研究,并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路,利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大,为了找到适合采用FPGA实现的算法,分析了同步误差和不同信道估计算法对接收信号的影响,并结合计算量的大小提出了一种新的联合同步算法,以及得出了LS信道估计算法最适合802.16d系统的结论。 其次,完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高,采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法,实现了新的联合同步算法,并且通过简化结构,避免了信道估计算法中的繁琐除法。利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真,并将仿真结果和MATLAB软件计算结果相对比。结果表明,采用16位数据总线可达到理想的精度。 最后,采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。 关键词:IEEE802. 16d; OFDM; 同步;信道估计;基带系统

    标签: FPGA OFDM 基带

    上传时间: 2013-07-31

    上传用户:1757122702

  • 基于FPGA的SATAⅡ协议研究与实现.rar

    现代的计算机追求的是更快的速度、更高的数据完整性和灵活性。无论从物理性能,还是从电气性能来看,现今的并行总线都已出现了某些局限,无法提供更高的数据传输率。而SATA以其传输速率快、支持热插拔、可靠的数据传输等特点,得到各行业越来越多的支持。 目前市场上的SATA IP CORE都是面向IC设计的,不利于在FPGA上集成,因此,本文在Xilinx公司的Virtex5系列FPGA上实现SATAⅡ协议,对SATA技术的推广、国内逻辑IP核的发展都有一定的意义。 本文将SATAⅡ协议的FPGA实现划分成物理层、链路层、传输层和应用层四个模块。提出了物理层串行收/发器设计以及物理链路初始化方案。分析了链路层模块结构,给出了作为SATAⅡ链路层核心的状态机的设计。为满足SATAⅡ协议3.0Gbps的速率,采用扩大数据处理位宽的方法,设计完成了链路层的16b/20b编码模块,同时为提高数据传输可靠性和信号的稳定性,分别实现了链路层CRC校验模块和并行扰码模块。在描述协议传输层的模块结构的基础上,给出了作为传输层核心的状态机的设计,并以DMA DATA OUT命令的操作为例介绍了FIS在传输层中的处理过程。完成了命令层协议状态机的设计,并实现了SATAⅡ新增功能NCQ技术,从而使得数据传输更加有效。最后为使本设计应用更加广泛,设计了基于AHB总线的用户接口。 本设计采用Verilog HDL语言对需要实现的电路进行描述,并使用Modelsim软件仿真。仿真结果表明,本文设计的逻辑电路可靠稳定,与SATAⅡ协议定义功能一致。

    标签: FPGA SATA 协议研究

    上传时间: 2013-06-16

    上传用户:cccole0605

  • 基于FPGA的Viterbi译码器设计与实现.rar

    卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同,因此设计可重配置的Viterbi译码器,使其能够满足多种通信系统的应用需求,具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上,重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法,节省了资源;加比选模块使用全并行结构保证处理速度;幸存路径管理模块使用3指针偶算法的流水线结构,大大提高了译码速度。在Xilinx ISE8.2i环境下,用VHDL硬件描述语言编写程序,实现(2,1,7)卷积码的Viterbi译码器。在(2,1,7)卷积码译码器基础上,扩展了Viterbi译码器的通用性,使其能够对不同的卷积码译码。译码器根据不同的工作模式,可以对(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四种广泛运用的卷积码译码,并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路,生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证,Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器,译码器运行稳定可靠。最后,使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析,仿真结果表明,在同等条件下,本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。

    标签: Viterbi FPGA 译码器

    上传时间: 2013-06-24

    上传用户:myworkpost

  • OFDM系统同步及解调的FPGA实现.rar

    自20世纪80年代以来,正交频分复用技术不但在广播式数字音频和视频领域得到广泛的应用,而且已经成为无线局域网标准(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其频谱利用率高,成本低等原因越来越受到人们的关注。随着人们对通信数据化、宽带化、个人化和移动化需求的增强,OFDM技术在综合无线接入领域将会获得越来越广泛的应用。人们开始集中越来越多的精力开发OFDM技术在移动通信领域的应用,本文也是基于无线通信平台上的OFDM技术的运用。 本文的所有内容都是建立在空地数据无线通信系统下行链路FPGA实现基础上的。本文作者的主要工作集中在链路接收端的FPGA实现和调试上。主要包括帧同步(时间同步)算法的研究与设计、OFDM频率同步算法的研究与设计以及同步模块、OFDM解调模块、QAM解调模块的FPGA实现。最终实现高速数字图像传输系统下行链路在无线环境中连通。 对于无线移动通信系统而言,多普勒频移、收发设备的本地载频偏差均可能破坏OFDM系统子载波之间的正交性,从而导致ICI,影响系统性能。另外,由于OFDM系统大多采用IFFT/FFT实现调制解调,因此在接收方确定FFT的起点对数据的正确解调也至关重要。同步技术即是针对系统中存在的定时偏差、频率偏差进行定时、频偏的估计与补偿,来减少各种同步偏差对系统性能的影响。在OFDM实现的关键技术中,同步技术是十分重要的一部分。本文花费了三个章节阐述了同步技术的原理、算法和实现方法。 目前OFDM系统的载波同步方案,可以归纳为三大类:辅助数据类,盲估计类和基于循环前缀的半盲估计类。本文首先分析了各种载波同步方案的优缺点,并举例说明了各个载波同步方式的实现方法。然后具体阐述了本文在FPGA平台上实现的OFDM接收端同步的同步方式,包括其具体算法和FPGA实现结构。本文所采用的帧同步和频率同步方案都是采用辅助数据类的,在阐述其具体算法的同时对算法在不同参数和不同形式下的性能做出了仿真对比分析。 OFDM的解调采用FFT算法,在FPGA上的实现是十分方便的。本文主要阐述其实现结构,重点放在提取有效数据部分有效数据位置的推导过程。最后介绍了本文实现QAM软解调的解调方法。 本文阐述算法采用先提出原理,然后给出具体公式,再根据公式中的系数和变量分析算法性能的方式。在阐述实现方式时首先给出实现框图,然后对框图中比较重要或者复杂的部分进行详细阐述。在介绍完每个模块实现方式之后给出了仿真或者上板结果,最后再给出整体测试结果。

    标签: OFDM FPGA

    上传时间: 2013-06-26

    上传用户:希酱大魔王

  • LTE系统中基带DAGC的应用研究及FPGA实现.rar

    当今,移动通信正处于向第四代通信系统发展的阶段,OFDM技术作为第四代数字移动通信(4G)系统的关键技术之一,被包括LTE在内的众多准4G协议所采用。IDFT/DFT作为OFDM系统中的关键功能模块,其精度对基带解调性能产生着重大的影响,尤其对LTE上行所采用的SC_FDMA更是如此。为了使定点化IDFT/DFT达到较好的性能,本文采用数字自动增益控制(DAGC)技术,以解决过大输入信号动态范围所造成的IDFT/DFT输出信噪比(SNR)恶化问题。 首先,本文简单介绍了较为成熟的AAGC(模拟AGC)技术,并重点关注近年来为了改善其性能而兴起的数字化AGC技术,它们主要用于压缩ADC输入动态范围以防止其饱和。针对基带处理中具有累加特性的定点化IDFT/DFT技术,进一步分析了AAGC技术和基带DAGC在实施对象,实现方法等上的异同点,指出了基带DAGC的必要性。 其次,根据LTE协议,搭建了从调制到解调的基带PUSCH处理链路,并针对基于DFT的信道估计方法的缺点,使用简单的两点替换实现了优化,通过高斯信道下的MATLAB仿真,证明其可以达到理想效果。仿真结果还表明,在不考虑同步问题的高斯信道下,本文所搭建的基带处理链路,采用64QAM进行调制,也能达到在SNR高于17dB时,硬判译码结果为极低误码率(BER)的效果。 再次,在所搭建链路的基础上,通过理论分析和MATLAB仿真,证明了包括时域和频域DAGC在内的基带DAGC具有稳定接收链路解调性能的作用。同时,通过对几种DAGC算法的比较后,得到的一套适用于实现的基带DAGC算法,可以使IDFT/DFT的输出SNR处于最佳范围,从而满足LTE系统基带解调的要求。针对时域和频域DAGC的差异,分别选定移位和加法,以及查表的方式进行基带DAGC算法的实现。 最后,本文对选定的基带DAGC算法进行了FPGA设计,仿真、综合和上板结果说明,时域和频域DAGC实现方法占用资源较少,容易进行集成,能够达到的最高工作频率较高,完全满足基带处理的速率要求,可以流水处理每一个IQ数据,使之满足基带解调性能。

    标签: DAGC FPGA LTE

    上传时间: 2013-05-17

    上传用户:laozhanshi111