老鸟不必看了，强烈建议新手看，有很多东西很实用，都是我遇到的，并找到了相关的解决办法。 比如：1、对线段进行角度调整，有两种方法 2、让大元件下面放小元件 3、多线段重合构成覆铜效果...... 具体大家自己看
上传时间： 2013-11-20
上传用户：黄蛋的蛋黄
在AD PCB 环境下，Design>Rules>Plane> Polygon Connect style ,点中Polygon Connect style，右键点击new rule ---新建一个规则点击新建的规则既选中该规则，在name 框中改变里面的内容即可修改该规则的名称，默认是PolygonConnect_1 ，现我们修改为GND-Via.
上传时间： 2013-10-29
上传用户：yunfan1978
第一步，拿到一块PCB，首先在纸上记录好所有元气件的型号，参数，以及位置，尤其是二极管，三机管的方向，IC缺口的方向。最好用数码相机拍两张元气件位置的照片。第二步，拆掉所有器件，并且将PAD孔里的锡去掉。用酒精将PCB清洗干净，然后放入扫描仪内，启动POHTOSHOP，用彩色方式将丝印面扫入，并打印出来备用。第三步，用水纱纸将TOP LAYER 和BOTTOM LAYER两层轻微打磨，打磨到铜膜发亮，放入扫描仪，启动PHOTOSHOP，用彩色方式将两层分别扫入。注意，PCB在扫描仪内摆放一定要横平树直，否则扫描的图象就无法使用。第四步，调整画布的对比度，明暗度，使有铜膜的部分和没有铜膜的部分对比强烈，然后将次图转为黑白色，检查线条是否清晰，如果不清晰，则重复本步骤。如果清晰，将图存为黑白BMP格式文件TOP.BMP和BOT.BMP。第五步，将两个BMP格式的文件分别转为PROTEL格式文件，在PROTEL中调入两层，如过两层的PAD和VIA的位置基本重合，表明前几个步骤做的很好，如果有偏差，则重复第三步。第六，将TOP。BMP转化为TOP。PCB，注意要转化到SILK层，就是黄色的那层，然后你在TOP层描线就是了，并且根据第二步的图纸放置器件。画完后将SILK层删掉。 第七步，将BOT。BMP转化为BOT。PCB，注意要转化到SILK层，就是黄色的那层，然后你在BOT层描线就是了。画完后将SILK层删掉。第八步，在PROTEL中将TOP。PCB和BOT。PCB调入，合为一个图就OK了。第九步，用激光打印机将TOP LAYER， BOTTOM LAYER分别打印到透明胶片上（1：1的比例），把胶片放到那块PCB上，比较一下是否有误，如果没错，你就大功告成了。
上传时间： 2013-10-15
上传用户：标点符号
我是专业做PCB的，在线路板灾个行业呆久了，看到了上百家公司设计的PCB板，各行各业的，如有空调的，液晶电视的，DVD的，数码相框的，安防的等等，因此我从我所站的角度来说，就觉得有些PCB文件设计得好，有些PCB文件设计则不是那么理想，标准就是怎能么样PCB厂的工程人员看得一目了然，而不产生误解，导致做错板子，下面我会从PCB的制作流程来说，说的不好，请各位多多包涵！1 制作要求对于板材 板厚 铜厚 工艺 阻焊/字符颜色等要求清晰。以上要求是制作一个板子的基础，因此R&D工程师必须写清晰，这个在我所接触的客户来看，格力是做得相对好的，每个文件的技术要求都写得很清晰，哪怕就是平时我们认为最正常的用绿色阻焊油墨白色字符都写在技术要求有体现，而有些客户则是能免则免，什么都不写，就发给厂家打样生产，特别是有些厂家有些特别的要求都没有写出来，导致厂家在收到邮件之后，第一件事情就是要咨询这方面的要求，或者有些厂家最后做出来的不符要求。2 钻孔方面的设计 最直接也是最大的问题，就是最小孔径的设计，一般板内的最小孔径都是过孔的孔径，这个是直接体现在成本上的，有些板的过孔明明可以设计为0.50MM的孔，即只放0.30MM，这样成本就直接大幅上升，厂家成本高了，就会提高报价；另外就是过孔太多，有些DVD以及数码相框上面的过孔真的是整板都放满了，动不动就1000多孔，做过太多这方面的板，认为正常应该在500-600孔，当然有人会说过孔多对板子的信号导通方面，以及散热方面有好处，我认为这就要取一个平衡，在控制这些方面的同时还要不会导致成本上升，我在这里可以说个例子：我们公司有个客户是深圳做DVD的，量很大，在最开始合作的时候也是以上这种情况，后来成本对双方来说，实在是个大问题，经过与 R&D沟通，将过孔的孔径尽量加大，删除大铜皮上的部分过孔，像主IC中间的散热孔用4个3.00MM的孔代替， 这样一来,钻孔的费用就降低了，一平方就可以降几十块钱的钻孔费，对于双方来说达到了双赢；另外就是一些槽孔，比如说1.00MM X 1.20MM的超短槽孔，对于厂家来说，真的是非常之难做，第一很难控制公差，第二钻也来的槽也不是直的，有些弯曲，以前我们也做过部分这样的板子，结果几毛钱人民币的板，由于槽孔不合格，扣款1美金/块，我们也与客户沟通过这方面的问题，后来就直接改用1.20MM的圆孔。
标签： PCB
上传时间： 2013-10-10
上传用户：1039312764
PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了铜导线的宽度和导线面积以及导电电流的关系（军品标准），可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电流（导线厚50um，允许温升10℃）导线宽度（Mil） 导线电流（A） 其中:K 为修正系数，一般覆铜线在内层时取0.024，在外层时取0.048；T 为最大温升，单位为℃;A 为覆铜线的截面积，单位为mil（不是mm，注意）；I 为允许的最大电流，单位是A。电磁抗干扰原则电磁抗干扰原则涉及的知识点比较多，例如铜膜线的拐弯处应为圆角或斜角（因为高频时直角或者尖角的拐弯会影响电气性能）双面板两面的导线应互相垂直、斜交或者弯曲走线，尽量避免平行走线，减小寄生耦合等。一、 通常一个电子系统中有各种不同的地线，如数字地、逻辑地、系统地、机壳地等，地线的设计原则如下：1、 正确的单点和多点接地在低频电路中，信号的工作频率小于1MHZ，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHZ 时，如果采用一点接地，其地线的长度不应超过波长的1/20，否则应采用多点接地法。2、 数字地与模拟地分开若线路板上既有逻辑电路又有线性电路，应尽量使它们分开。一般数字电路的抗干扰能力比较强，例如TTL 电路的噪声容限为0.4~0.6V，CMOS 电路的噪声容限为电源电压的0.3~0.45 倍，而模拟电路只要有很小的噪声就足以使其工作不正常，所以这两类电路应该分开布局布线。3、 接地线应尽量加粗若接地线用很细的线条，则接地电位会随电流的变化而变化，使抗噪性能降低。因此应将地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2~3mm 以上。4、 接地线构成闭环路只由数字电路组成的印制板，其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻，从而减小接地电位差。二、 配置退藕电容PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容，退藕电容的一般配置原则是：?电电源的输入端跨½10~100uf的的电解电容器，如果印制电路板的位置允许，采Ó100uf以以上的电解电容器抗干扰效果会更好¡���?原原则上每个集成电路芯片都应布置一¸0.01uf~`0.1uf的的瓷片电容，如遇印制板空隙不够，可Ã4~8个个芯片布置一¸1~10uf的的钽电容（最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用钽电容或聚碳酸酝电容）。���?对对于抗噪能力弱、关断时电源变化大的器件，ÈRA、¡ROM存存储器件，应在芯片的电源线和地线之间直接接入退藕电容¡���?电电容引线不能太长，尤其是高频旁路电容不能有引线¡三¡过过孔设¼在高ËPCB设设计中，看似简单的过孔也往往会给电路的设计带来很大的负面效应，为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到£���?从从成本和信号质量两方面来考虑，选择合理尺寸的过孔大小。例如¶6- 10层层的内存模¿PCB设设计来说，选Ó10/20mi（（钻¿焊焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使Ó8/18Mil的的过孔。在目前技术条件下，很难使用更小尺寸的过孔了（当孔的深度超过钻孔直径µ6倍倍时，就无法保证孔壁能均匀镀铜）；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗¡���?使使用较薄µPCB板板有利于减小过孔的两种寄生参数¡���? PCB板板上的信号走线尽量不换层，即尽量不要使用不必要的过孔¡���?电电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好¡���?在在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地过孔¡四¡降降低噪声与电磁干扰的一些经Ñ?能能用低速芯片就不用高速的，高速芯片用在关键地方¡?可可用串一个电阻的方法，降低控制电路上下沿跳变速率¡?尽尽量为继电器等提供某种形式的阻尼，ÈRC设设置电流阻尼¡?使使用满足系统要求的最低频率时钟¡?时时钟应尽量靠近到用该时钟的器件，石英晶体振荡器的外壳要接地¡?用用地线将时钟区圈起来，时钟线尽量短¡?石石英晶体下面以及对噪声敏感的器件下面不要走线¡?时时钟、总线、片选信号要远ÀI/O线线和接插件¡?时时钟线垂直ÓI/O线线比平行ÓI/O线线干扰小¡? I/O驱驱动电路尽量靠½PCB板板边，让其尽快离¿PC。。对进ÈPCB的的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射¡? MCU无无用端要接高，或接地，或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空¡?闲闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端¡?印印制板尽量使Ó45折折线而不Ó90折折线布线，以减小高频信号对外的发射与耦合¡?印印制板按频率和电流开关特性分区，噪声元件与非噪声元件呀距离再远一些¡?单单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗¡?模模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟¡?对¶A/D类类器件，数字部分与模拟部分不要交叉¡?元元件引脚尽量短，去藕电容引脚尽量短¡?关关键的线要尽量粗，并在两边加上保护地，高速线要短要直¡?对对噪声敏感的线不要与大电流，高速开关线并行¡?弱弱信号电路，低频电路周围不要形成电流环路¡?任任何信号都不要形成环路，如不可避免，让环路区尽量小¡?每每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容¡?用用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容，使用管状电容时，外壳要接地¡?对对干扰十分敏感的信号线要设置包地，可以有效地抑制串扰¡?信信号在印刷板上传输，其延迟时间不应大于所有器件的标称延迟时间¡环境效应原Ô要注意所应用的环境，例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等¡安全工作原Ô要保证安全工作，例如要保证两线最小间距要承受所加电压峰值，高压线应圆滑，不得有尖锐的倒角，否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便，例如印制板上有大面积地线和电源线区时（面积超¹500平平方毫米），应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计，例如元件的焊接点用焊盘来表示，这些焊盘（包括过孔）均会自动不上阻焊油，但是如用填充块当表贴焊盘或用线段当金手指插头，而又不做特别处理，（在阻焊层画出无阻焊油的区域），阻焊油将掩盖这些焊盘和金手指，容易造成误解性错误£SMD器器件的引脚与大面积覆铜连接时，要进行热隔离处理，一般是做一¸Track到到铜箔，以防止受热不均造成的应力集Ö而导致虚焊£PCB上上如果有¦12或或方Ð12mm以以上的过孔时，必须做一个孔盖，以防止焊锡流出等。经济原则遵循该原则要求设计者要对加工，组装的工艺有足够的认识和了解，例È5mil的的线做腐蚀要±8mil难难，所以价格要高，过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法：均匀分布热负载、给零件装散热器，局部或全局强迫风冷。从有利于散热的角度出发，印制板最好是直立安装，板与板的距离一般不应小Ó2c，，而且器件在印制板上的排列方式应遵循一定的规则£同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量小或耐热性差的器件（如小信号晶体管、小规模集³电路、电解电容等）放在冷却气流的最上（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集成电路等）放在冷却Æ流最下。在水平方向上，大功率器件尽量靠近印刷板的边沿布置，以便缩短传热路径；在垂直方向上，大功率器件尽量靠近印刷板上方布置£以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域（如设备的µ部），千万不要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局¡设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动的路径，合理配置器件或印制电路板。采用合理的器件排列方式，可以有效地降低印制电路的温升。此外通过降额使用，做等温处理等方法也是热设计中经常使用的手段¡
上传时间： 2013-11-24
上传用户：气温达上千万的
磁芯电感器的谐波失真分析 摘 要：简述了改进铁氧体软磁材料比损耗系数和磁滞常数ηB，从而降低总谐波失真THD的历史过程，分析了诸多因数对谐波测量的影响，提出了磁心性能的调控方向。 关键词：比损耗系数， 磁滞常数ηB ，直流偏置特性DC-Bias，总谐波失真THD Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033 Abstract: Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward. Key words: ratio loss coefficient，hysteresis constant，DC-Bias，THD 近年来，变压器生产厂家和软磁铁氧体生产厂家，在电感器和变压器产品的总谐波失真指标控制上，进行了深入的探讨和广泛的合作，逐步弄清了一些似是而非的问题。从工艺技术上采取了不少有效措施，促进了质量问题的迅速解决。本文将就此热门话题作一些粗浅探讨。 一、 历史回顾 总谐波失真（Total harmonic distortion） ，简称THD，并不是什么新的概念，早在几十年前的载波通信技术中就已有严格要求<1>。1978年邮电部公布的标准YD/Z17－78“载波用铁氧体罐形磁心”中，规定了高μQ材料制作的无中心柱配对罐形磁心详细的测试电路和方法。如图一电路所示，利用LC组成的150KHz低通滤波器在高电平输入的情况下测量磁心产生的非线性失真。这种相对比较的实用方法，专用于无中心柱配对罐形磁心的谐波衰耗测试。 这种磁心主要用于载波电报、电话设备的遥测振荡器和线路放大器系统，其非线性失真有很严格的要求。 图中 ZD —— QF867 型阻容式载频振荡器，输出阻抗 150Ω， Ld47 —— 47KHz 低通滤波器，阻抗 150Ω，阻带衰耗大于61dB， Lg88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB Ld88 ——并联高低通滤波器，阻抗 150Ω，三次谐波衰耗大于61dB FD —— 30～50KHz 放大器， 阻抗 150Ω， 增益不小于 43 dB，三次谐波衰耗b3(0)≥91 dB, DP —— Qp373 选频电平表，输入高阻抗， L ——被测无心罐形磁心及线圈， C ——聚苯乙烯薄膜电容器CMO-100V-707APF±0.5%,二只。 测量时，所配用线圈应用丝包铜电磁线SQJ9×0.12(JB661-75)在直径为16.1mm的线架上绕制 120 匝， （线架为一格） ， 其空心电感值为 318μH（误差1％） 被测磁心配对安装好后，先调节振荡器频率为 36.6～40KHz， 使输出电平值为+17.4 dB， 即选频表在 22′端子测得的主波电平 （P2）为+17.4 dB，然后在33′端子处测得输出的三次谐波电平（P3）， 则三次谐波衰耗值为：b3(+2)= P2+S+ P3 式中：S 为放大器增益dB 从以往的资料引证， 就可以发现谐波失真的测量是一项很精细的工作，其中测量系统的高、低通滤波器，信号源和放大器本身的三次谐波衰耗控制很严，阻抗必须匹配，薄膜电容器的非线性也有相应要求。滤波器的电感全由不带任何磁介质的大空心线圈绕成，以保证本身的“洁净” ，不至于造成对磁心分选的误判。 为了满足多路通信整机的小型化和稳定性要求， 必须生产低损耗高稳定磁心。上世纪 70 年代初，1409 所和四机部、邮电部各厂，从工艺上改变了推板空气窑烧结，出窑后经真空罐冷却的落后方式，改用真空炉，并控制烧结、冷却气氛。技术上采用共沉淀法攻关试制出了μQ乘积 60 万和 100 万的低损耗高稳定材料，在此基础上，还实现了高μ7000～10000材料的突破，从而大大缩短了与国外企业的技术差异。当时正处于通信技术由FDM（频率划分调制）向PCM（脉冲编码调制） 转换时期， 日本人明石雅夫发表了μQ乘积125 万为 0.8×10 ，100KHz）的超优铁氧体材料<3>，其磁滞系数降为优铁
上传时间： 2014-12-24
上传用户：7891
单片机终结者出品 第1课:新建一个*.DDB,新建一个SCH文件,并且添加画SCH要用到的零件库>> 第2课:利用添加好的零件库,进行画第一个可以自动布线的原理图>> 课后补充：SCH中一些必须要避免的错误! 图片教程的第2天: 学会从SCH到PCB的转变,并且进行自动布线 第一课：建立一个PCB文件，并且添加自动布线所必需的封装库 第二课：把前面的SCH文件变成PCB板 第三课: 对PCB进行自动布线 图片教程的第3天: 学会自己做SCH零件。说明:SCH零件库用来画图和自动布线 第一课：做一个SCH里面常要用到的电阻零件 图片教程的第4天: 学会自己做PCB零件封装 第一课：做一个属于自己的PCB零件封装 课后补充：PCB中一些必须要避免的错误! 布线方面的高级设置:自动布线和手动布线方面的高级设置问题 图片教程的第5天: 一些高级的常用技巧 一、SCH中的一些常用技巧 SCH的一些高级设置和常用技巧 二、PCB的一些高级设置和常用技巧 在PCB中,如何校验和查看PCB单个的网络连接情况 在PCB中给PCB补泪滴的具体操作 在PCB中给PCB做覆铜的具体操作 在PCB中如何打印出中空的焊盘(这个功能对于热转印制板比较有用) 在PCB中如何找到我们要找的封装 如何在PCB文件中加上漂亮的汉字 附件：PROTEL99SE 安装 License 5天（每天20分钟），你就可以搞定PROTEL99SE的常规操作。
上传时间： 2013-10-18
上传用户：jjq719719
倚天版增强型编程试验一体化开发套件，适合于零基础，或者初中级单片机爱好者使用，并适合于单片机程序员的前期试验。他由一个多功能的51烧写器和一个具有扩展功能的多功能试验板组成。同时标配2片试验用AT89S51,串行试验电缆，遥控器，1602液晶屏。您不需要另外购买其他任何材料即可完成51单片机的流水灯,小键盘，数码管动态显示，数码管静态显示，计数器，小喇叭报警器，唱歌。串口通信试验，24c04扩展，外中断，红外遥控，液晶显示等试验。在同类产品中，本品率先采用流水线波峰焊接，彩色外包装设计，采用蓝色双面PCB,4角特别贴心铜柱固定，品质非常稳定。
上传时间： 2013-10-23
上传用户：TF2015
工艺要求：铆接为塑胶产品，把6个铜钉热铆接到塑胶品塑胶产品规定孔内，铆接面与塑胶产品表面精度为±0.2mm。
标签： 单片机控制
上传时间： 2013-10-11
上传用户：笨小孩
P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外，亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考。1. 每一个铜箔电路支点，至少需要一个可测试点。如无对应的测试点，将可导致与之相关的开短路不可检出，并且与之相连的零件会因无测试点而不可测。2. 双面治具会增加制作成本，且上针板的测试针定位准确度差。所以Layout 时应通过Via Hole 尽可能将测试点放置于同一面。这样就只要做单面治具即可。3. 测试选点优先级：A.测垫(Test Pad) B.通孔(Through Hole) C.零件脚(Component Lead) D.贯穿孔(Via Hole)(未Mask)。而对于零件脚，应以AI 零件脚及其它较细较短脚为优先，较粗或较长的引脚接触性误判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板弯变形，影响测点精准度，制作治具需特殊处理。5. 避免将测点置于SMT 之PAD 上，因SMT 零件会偏移，故不可靠，且易伤及零件。6. 避免使用过长零件脚(>170mil(4.3mm))或过大的孔(直径>1.5mm)为测点。7. 对于电池(Battery)最好预留Jumper，在ICT 测试时能有效隔离电池的影响。8. 定位孔要求：(a) 定位孔(Tooling Hole)直径最好为125mil(3.175mm)及其以上。(b) 每一片PCB 须有2 个定位孔和一个防呆孔(也可说成定位孔,用以预防将PCB反放而导致机器压破板)，且孔内不能沾锡。(c) 选择以对角线，距离最远之2 孔为定位孔。(d) 各定位孔(含防呆孔)不应设计成中心对称,即PCB 旋转180 度角后仍能放入PCB,这样,作业员易于反放而致机器压破板)9. 测试点要求：(e) 两测点或测点与预钻孔之中心距不得小于50mil(1.27mm)，否则有一测点无法植针。以大于100mil(2.54mm)为佳，其次是75mil(1.905mm)。(f) 测点应离其附近零件(位于同一面者)至少100mil，如为高于3mm 零件，则应至少间距120mil，方便治具制作。(g) 测点应平均分布于PCB 表面，避免局部密度过高，影响治具测试时测试针压力平衡。(h) 测点直径最好能不小于35mil(0.9mm)，如在上针板，则最好不小于40mil(1.00mm)，圆形、正方形均可。小于0.030”(30mil)之测点需额外加工，以导正目标。(i) 测点的Pad 及Via 不应有防焊漆(Solder Mask)。(j) 测点应离板边或折边至少100mil。(k) 锡点被实践证实是最好的测试探针接触点。因为锡的氧化物较轻且容易刺穿。以锡点作测试点，因接触不良导致误判的机会极少且可延长探针使用寿命。锡点尤其以PCB 光板制作时的喷锡点最佳。PCB 裸铜测点，高温后已氧化，且其硬度高，所以探针接触电阻变化而致测试误判率很高。如果裸铜测点在SMT 时加上锡膏再经回流焊固化为锡点，虽可大幅改善，但因助焊剂或吃锡不完全的缘故，仍会出现较多的接触误判。
上传时间： 2014-01-14
上传用户：cylnpy
