虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

铜缆

  • PCB覆铜高级连接方式

    在AD PCB 环境下,Design>Rules>Plane> Polygon Connect style ,点中Polygon Connect style,右键点击new rule ---新建一个规则点击新建的规则既选中该规则,在name 框中改变里面的内容即可修改该规则的名称,默认是PolygonConnect_1 ,现我们修改为GND-Via.

    标签: PCB 覆铜 连接方式

    上传时间: 2014-08-06

    上传用户:leixinzhuo

  • PowerPCB培训教程

    欢迎使用 PowerPCB 教程。本教程描述了 PADS-PowerPCB  的绝大部分功能和特点,以及使用的各个过程,这些功能包括: · 基本操作 · 建立元件(Component) · 建立板子边框线(Board outline) · 输入网表(Netlist) · 设置设计规则(Design Rule) · 元件(Part)的布局(Placement) · 手工和交互的布线 · SPECCTRA全自动布线器(Route Engine) · 覆铜(Copper Pour) · 建立分隔/混合平面层(Split/mixed Plane) · Microsoft的目标连接与嵌入(OLE)(Object Linking Embedding) · 可选择的装配选件(Assembly options) · 设计规则检查(Design Rule Check) · 反向标注(Back Annotation) · 绘图输出(Plot Output)      使用本教程后,你可以学到印制电路板设计和制造的许多基本知识。

    标签: PowerPCB 培训教程

    上传时间: 2013-10-08

    上传用户:x18010875091

  • CAM350 8.7.1使用说明

    CAM350 为PCB 设计和PCB 生产提供了相应的工具(CAM350 for PCB Designers 和CAM350 for CAM Engineers),很容易地把PCB设计和PCB生产融合起来。CAM350 v8.7的目标是在PCB设计和PCB制造之间架起一座桥梁随着如今电子产品的朝着小体积、高速度、低价格的趋势发展,导致了设计越来越复杂,这就要求精确地把设计数据转换到PCB生产加工中去。CAM350为您提供了从PCB设计到生产制程的完整流程,从PCB设计数据到成功的PCB生产的转化将变得高效和简化。基于PCB制造过程,CAM350为PCB设计和PCB生产提供了相应的工具(CAM350 for PCB Designers和CAM350 for CAM Engineers),很容易地把PCB设计和PCB生产融合起来。平滑流畅地转换完整的工程设计意图到PCB生产中提高PCB设计的可生产性,成就成功的电子产品为PCB设计和制造双方提供有价值的桥梁作用CAM350是一款独特、功能强大、健全的电子工业应用软件。DOWNSTREAM开发了最初的基于PCB设计平台的CAM350,到基于整个生产过程的CAM350并且持续下去。CAM350功能强大,应用广泛,一直以来它的信誉和性能都是无与伦比的。 CAM350PCB设计的可制造性分析和优化工具今天的PCB 设计和制造人员始终处于一种强大的压力之下,他们需要面对业界不断缩短将产品推向市场的时间、品质和成本开销的问题。在48 小时,甚至在24 小时内完成工作更是很平常的事,而产品的复杂程度却在日益增加,产品的生命周期也越来越短,因此,设计人员和制造人员之间协同有效工作的压力也随之越来越大!随着电子设备的越来越小、越来越复杂,使得致力于电子产品开发每一个人员都需要解决批量生产的问题。如果到了完成制造之后发现设计失败了,则你将错过推向市场的大好时间。所有的责任并不在于制造加工人员,而是这个项目的全体人员。多年的实践已经证明了,你需要清楚地了解到有关制造加工方面的需求是什么,有什么方面的限制,在PCB设计阶段或之后的处理过程是什么。为了在制造加工阶段能够协同工作,你需要在设计和制造之间建立一个有机的联系桥梁。你应该始终保持清醒的头脑,记住从一开始,你的设计就应该是容易制造并能够取得成功的。CAM350 在设计领域是一个物有所值的制造分析工具。CAM350 能够满足你在制造加工方面的需求,如果你是一个设计人员,你能够建立你的设计,将任务完成后提交给产品开发过程中的下一步工序。现在采用CAM350,你能够处理面向制造方面的一些问题,进行一些简单地处理,但是对于PCB设计来说是非常有效的,这就被成为"可制造性(Manufacturable)"。可制造性设计(Designing for Fabrication)使用DFF Audit,你能够确保你的设计中不会包含任何制造规则方面的冲突(Manufacturing Rule Violations)。DFF Audit 将执行超过80 种裸板分析检查,包括制造、丝印、电源和地、信号层、钻孔、阻焊等等。建立一种全新的具有艺术特征的Latium 结构,运行DFF Audit 仅仅需要几分钟的时间,并具有很高的精度。在提交PCB去加工制造之间,就能够定位、标识并立刻修改所有的冲突,而不是在PCB板制造加工之后。DFF Audit 将自动地检查酸角(acid traps)、阻焊条(soldermask slivers)、铜条(copper slivers)、残缺热焊盘(starved thermals)、焊锡搭桥(soldermask coverage)等等。它将能够确保阻焊数据的产生是根据一定安全间距,确保没有潜在的焊锡搭桥的条件、解决酸角(Acid Traps)的问题,避免在任何制造车间的CAM部门产生加工瓶颈。

    标签: CAM 350 使用说明

    上传时间: 2013-11-07

    上传用户:chongchongsunnan

  • Xilinx FPGA全局时钟资源的使用方法

    目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如图1所示。  

    标签: Xilinx FPGA 全局时钟资源

    上传时间: 2013-11-20

    上传用户:563686540

  • PCB抄板密技

    第一步,拿到一块PCB,首先在纸上记录好所有元气件的型号,参数,以及位置,尤其是二极管,三机管的方向,IC缺口的方向。最好用数码相机拍两张元气件位置的照片。第二步,拆掉所有器件,并且将PAD孔里的锡去掉。用酒精将PCB清洗干净,然后放入扫描仪内,启动POHTOSHOP,用彩色方式将丝印面扫入,并打印出来备用。第三步,用水纱纸将TOP LAYER 和BOTTOM LAYER两层轻微打磨,打磨到铜膜发亮,放入扫描仪,启动PHOTOSHOP,用彩色方式将两层分别扫入。注意,PCB在扫描仪内摆放一定要横平树直,否则扫描的图象就无法使用。第四步,调整画布的对比度,明暗度,使有铜膜的部分和没有铜膜的部分对比强烈,然后将次图转为黑白色,检查线条是否清晰,如果不清晰,则重复本步骤。如果清晰,将图存为黑白BMP格式文件TOP.BMP和BOT.BMP。第五步,将两个BMP格式的文件分别转为PROTEL格式文件,在PROTEL中调入两层,如过两层的PAD和VIA的位置基本重合,表明前几个步骤做的很好,如果有偏差,则重复第三步。第六,将TOP。BMP转化为TOP。PCB,注意要转化到SILK层,就是黄色的那层,然后你在TOP层描线就是了,并且根据第二步的图纸放置器件。画完后将SILK层删掉。 第七步,将BOT。BMP转化为BOT。PCB,注意要转化到SILK层,就是黄色的那层,然后你在BOT层描线就是了。画完后将SILK层删掉。第八步,在PROTEL中将TOP。PCB和BOT。PCB调入,合为一个图就OK了。第九步,用激光打印机将TOP LAYER, BOTTOM LAYER分别打印到透明胶片上(1:1的比例),把胶片放到那块PCB上,比较一下是否有误,如果没错,你就大功告成了。

    标签: PCB 抄板

    上传时间: 2013-11-24

    上传用户:ynzfm

  • 怎样才能算是设计优秀的PCB文件?

    我是专业做PCB的,在线路板灾个行业呆久了,看到了上百家公司设计的PCB板,各行各业的,如有空调的,液晶电视的,DVD的,数码相框的,安防的等等,因此我从我所站的角度来说,就觉得有些PCB文件设计得好,有些PCB文件设计则不是那么理想,标准就是怎能么样PCB厂的工程人员看得一目了然,而不产生误解,导致做错板子,下面我会从PCB的制作流程来说,说的不好,请各位多多包涵!1 制作要求对于板材 板厚 铜厚 工艺 阻焊/字符颜色等要求清晰。以上要求是制作一个板子的基础,因此R&D工程师必须写清晰,这个在我所接触的客户来看,格力是做得相对好的,每个文件的技术要求都写得很清晰,哪怕就是平时我们认为最正常的用绿色阻焊油墨白色字符都写在技术要求有体现,而有些客户则是能免则免,什么都不写,就发给厂家打样生产,特别是有些厂家有些特别的要求都没有写出来,导致厂家在收到邮件之后,第一件事情就是要咨询这方面的要求,或者有些厂家最后做出来的不符要求。2 钻孔方面的设计 最直接也是最大的问题,就是最小孔径的设计,一般板内的最小孔径都是过孔的孔径,这个是直接体现在成本上的,有些板的过孔明明可以设计为0.50MM的孔,即只放0.30MM,这样成本就直接大幅上升,厂家成本高了,就会提高报价;另外就是过孔太多,有些DVD以及数码相框上面的过孔真的是整板都放满了,动不动就1000多孔,做过太多这方面的板,认为正常应该在500-600孔,当然有人会说过孔多对板子的信号导通方面,以及散热方面有好处,我认为这就要取一个平衡,在控制这些方面的同时还要不会导致成本上升,我在这里可以说个例子:我们公司有个客户是深圳做DVD的,量很大,在最开始合作的时候也是以上这种情况,后来成本对双方来说,实在是个大问题,经过与 R&D沟通,将过孔的孔径尽量加大,删除大铜皮上的部分过孔,像主IC中间的散热孔用4个3.00MM的孔代替, 这样一来,钻孔的费用就降低了,一平方就可以降几十块钱的钻孔费,对于双方来说达到了双赢;另外就是一些槽孔,比如说1.00MM X 1.20MM的超短槽孔,对于厂家来说,真的是非常之难做,第一很难控制公差,第二钻也来的槽也不是直的,有些弯曲,以前我们也做过部分这样的板子,结果几毛钱人民币的板,由于槽孔不合格,扣款1美金/块,我们也与客户沟通过这方面的问题,后来就直接改用1.20MM的圆孔。

    标签: PCB

    上传时间: 2015-01-02

    上传用户:zaizaibang

  • PCB布线原则

    PCB 布线原则连线精简原则连线要精简,尽可能短,尽量少拐弯,力求线条简单明了,特别是在高频回路中,当然为了达到阻抗匹配而需要进行特殊延长的线就例外了,例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计,铜线的载流能力取决于以下因素:线宽、线厚(铜铂厚度)、允许温升等,下表给出了铜导线的宽度和导线面积以及导电电流的关系(军品标准),可以根据这个基本的关系对导线宽度进行适当的考虑。印制导线最大允许工作电流(导线厚50um,允许温升10℃)导线宽度(Mil) 导线电流(A) 其中:K 为修正系数,一般覆铜线在内层时取0.024,在外层时取0.048;T 为最大温升,单位为℃;A 为覆铜线的截面积,单位为mil(不是mm,注意);I 为允许的最大电流,单位是A。电磁抗干扰原则电磁抗干扰原则涉及的知识点比较多,例如铜膜线的拐弯处应为圆角或斜角(因为高频时直角或者尖角的拐弯会影响电气性能)双面板两面的导线应互相垂直、斜交或者弯曲走线,尽量避免平行走线,减小寄生耦合等。一、 通常一个电子系统中有各种不同的地线,如数字地、逻辑地、系统地、机壳地等,地线的设计原则如下:1、 正确的单点和多点接地在低频电路中,信号的工作频率小于1MHZ,它的布线和器件间的电感影响较小,而接地电路形成的环流对干扰影响较大,因而应采用一点接地。当信号工作频率大于10MHZ 时,如果采用一点接地,其地线的长度不应超过波长的1/20,否则应采用多点接地法。2、 数字地与模拟地分开若线路板上既有逻辑电路又有线性电路,应尽量使它们分开。一般数字电路的抗干扰能力比较强,例如TTL 电路的噪声容限为0.4~0.6V,CMOS 电路的噪声容限为电源电压的0.3~0.45 倍,而模拟电路只要有很小的噪声就足以使其工作不正常,所以这两类电路应该分开布局布线。3、 接地线应尽量加粗若接地线用很细的线条,则接地电位会随电流的变化而变化,使抗噪性能降低。因此应将地线加粗,使它能通过三倍于印制板上的允许电流。如有可能,接地线应在2~3mm 以上。4、 接地线构成闭环路只由数字电路组成的印制板,其接地电路布成环路大多能提高抗噪声能力。因为环形地线可以减小接地电阻,从而减小接地电位差。二、 配置退藕电容PCB 设计的常规做法之一是在印刷板的各个关键部位配置适当的退藕电容,退藕电容的一般配置原则是:􀁺?电电源的输入端跨½10~100uf的的电解电容器,如果印制电路板的位置允许,采Ó100uf以以上的电解电容器抗干扰效果会更好¡���?原原则上每个集成电路芯片都应布置一¸0.01uf~`0.1uf的的瓷片电容,如遇印制板空隙不够,可Ã4~8个个芯片布置一¸1~10uf的的钽电容(最好不用电解电容,电解电容是两层薄膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用钽电容或聚碳酸酝电容)。���?对对于抗噪能力弱、关断时电源变化大的器件,ÈRA、¡ROM存存储器件,应在芯片的电源线和地线之间直接接入退藕电容¡���?电电容引线不能太长,尤其是高频旁路电容不能有引线¡三¡过过孔设¼在高ËPCB设设计中,看似简单的过孔也往往会给电路的设计带来很大的负面效应,为了减小过孔的寄生效应带来的不利影响,在设计中可以尽量做到£���?从从成本和信号质量两方面来考虑,选择合理尺寸的过孔大小。例如¶6- 10层层的内存模¿PCB设设计来说,选Ó10/20mi((钻¿焊焊盘)的过孔较好,对于一些高密度的小尺寸的板子,也可以尝试使Ó8/18Mil的的过孔。在目前技术条件下,很难使用更小尺寸的过孔了(当孔的深度超过钻孔直径µ6倍倍时,就无法保证孔壁能均匀镀铜);对于电源或地线的过孔则可以考虑使用较大尺寸,以减小阻抗¡���?使使用较薄µPCB板板有利于减小过孔的两种寄生参数¡���? PCB板板上的信号走线尽量不换层,即尽量不要使用不必要的过孔¡���?电电源和地的管脚要就近打过孔,过孔和管脚之间的引线越短越好¡���?在在信号换层的过孔附近放置一些接地的过孔,以便为信号提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地过孔¡四¡降降低噪声与电磁干扰的一些经Ñ?能能用低速芯片就不用高速的,高速芯片用在关键地方¡?可可用串一个电阻的方法,降低控制电路上下沿跳变速率¡?尽尽量为继电器等提供某种形式的阻尼,ÈRC设设置电流阻尼¡?使使用满足系统要求的最低频率时钟¡?时时钟应尽量靠近到用该时钟的器件,石英晶体振荡器的外壳要接地¡?用用地线将时钟区圈起来,时钟线尽量短¡?石石英晶体下面以及对噪声敏感的器件下面不要走线¡?时时钟、总线、片选信号要远ÀI/O线线和接插件¡?时时钟线垂直ÓI/O线线比平行ÓI/O线线干扰小¡? I/O驱驱动电路尽量靠½PCB板板边,让其尽快离¿PC。。对进ÈPCB的的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射¡? MCU无无用端要接高,或接地,或定义成输出端,集成电路上该接电源、地的端都要接,不要悬空¡?闲闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端¡?印印制板尽量使Ó45折折线而不Ó90折折线布线,以减小高频信号对外的发射与耦合¡?印印制板按频率和电流开关特性分区,噪声元件与非噪声元件呀距离再远一些¡?单单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗¡?模模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟¡?对¶A/D类类器件,数字部分与模拟部分不要交叉¡?元元件引脚尽量短,去藕电容引脚尽量短¡?关关键的线要尽量粗,并在两边加上保护地,高速线要短要直¡?对对噪声敏感的线不要与大电流,高速开关线并行¡?弱弱信号电路,低频电路周围不要形成电流环路¡?任任何信号都不要形成环路,如不可避免,让环路区尽量小¡?每每个集成电路有一个去藕电容。每个电解电容边上都要加一个小的高频旁路电容¡?用用大容量的钽电容或聚酷电容而不用电解电容做电路充放电储能电容,使用管状电容时,外壳要接地¡?对对干扰十分敏感的信号线要设置包地,可以有效地抑制串扰¡?信信号在印刷板上传输,其延迟时间不应大于所有器件的标称延迟时间¡环境效应原Ô要注意所应用的环境,例如在一个振动或者其他容易使板子变形的环境中采用过细的铜膜导线很容易起皮拉断等¡安全工作原Ô要保证安全工作,例如要保证两线最小间距要承受所加电压峰值,高压线应圆滑,不得有尖锐的倒角,否则容易造成板路击穿等。组装方便、规范原则走线设计要考虑组装是否方便,例如印制板上有大面积地线和电源线区时(面积超¹500平平方毫米),应局部开窗口以方便腐蚀等。此外还要考虑组装规范设计,例如元件的焊接点用焊盘来表示,这些焊盘(包括过孔)均会自动不上阻焊油,但是如用填充块当表贴焊盘或用线段当金手指插头,而又不做特别处理,(在阻焊层画出无阻焊油的区域),阻焊油将掩盖这些焊盘和金手指,容易造成误解性错误£SMD器器件的引脚与大面积覆铜连接时,要进行热隔离处理,一般是做一¸Track到到铜箔,以防止受热不均造成的应力集Ö而导致虚焊£PCB上上如果有¦12或或方Ð12mm以以上的过孔时,必须做一个孔盖,以防止焊锡流出等。经济原则遵循该原则要求设计者要对加工,组装的工艺有足够的认识和了解,例È5mil的的线做腐蚀要±8mil难难,所以价格要高,过孔越小越贵等热效应原则在印制板设计时可考虑用以下几种方法:均匀分布热负载、给零件装散热器,局部或全局强迫风冷。从有利于散热的角度出发,印制板最好是直立安装,板与板的距离一般不应小Ó2c,,而且器件在印制板上的排列方式应遵循一定的规则£同一印制板上的器件应尽可能按其发热量大小及散热程度分区排列,发热量小或耐热性差的器件(如小信号晶体管、小规模集³电路、电解电容等)放在冷却气流的最上(入口处),发热量大或耐热性好的器件(如功率晶体管、大规模集成电路等)放在冷却Æ流最下。在水平方向上,大功率器件尽量靠近印刷板的边沿布置,以便缩短传热路径;在垂直方向上,大功率器件尽量靠近印刷板上方布置£以便减少这些器件在工作时对其他器件温度的影响。对温度比较敏感的器件最好安置在温度最低的区域(如设备的µ部),千万不要将它放在发热器件的正上方,多个器件最好是在水平面上交错布局¡设备内印制板的散热主要依靠空气流动,所以在设计时要研究空气流动的路径,合理配置器件或印制电路板。采用合理的器件排列方式,可以有效地降低印制电路的温升。此外通过降额使用,做等温处理等方法也是热设计中经常使用的手段¡

    标签: PCB 布线原则

    上传时间: 2015-01-02

    上传用户:15070202241

  • 磁芯电感器的谐波失真分析

    磁芯电感器的谐波失真分析 摘  要:简述了改进铁氧体软磁材料比损耗系数和磁滞常数ηB,从而降低总谐波失真THD的历史过程,分析了诸多因数对谐波测量的影响,提出了磁心性能的调控方向。 关键词:比损耗系数, 磁滞常数ηB ,直流偏置特性DC-Bias,总谐波失真THD  Analysis on THD of the fer rite co res u se d i n i nductancShi Yan Nanjing Finemag Technology Co. Ltd., Nanjing 210033   Abstract:    Histrory of decreasing THD by improving the ratio loss coefficient and hysteresis constant of soft magnetic ferrite is briefly narrated. The effect of many factors which affect the harmonic wave testing is analysed. The way of improving the performance of ferrite cores is put forward.  Key words: ratio loss coefficient,hysteresis constant,DC-Bias,THD  近年来,变压器生产厂家和软磁铁氧体生产厂家,在电感器和变压器产品的总谐波失真指标控制上,进行了深入的探讨和广泛的合作,逐步弄清了一些似是而非的问题。从工艺技术上采取了不少有效措施,促进了质量问题的迅速解决。本文将就此热门话题作一些粗浅探讨。  一、 历史回顾 总谐波失真(Total harmonic distortion) ,简称THD,并不是什么新的概念,早在几十年前的载波通信技术中就已有严格要求<1>。1978年邮电部公布的标准YD/Z17-78“载波用铁氧体罐形磁心”中,规定了高μQ材料制作的无中心柱配对罐形磁心详细的测试电路和方法。如图一电路所示,利用LC组成的150KHz低通滤波器在高电平输入的情况下测量磁心产生的非线性失真。这种相对比较的实用方法,专用于无中心柱配对罐形磁心的谐波衰耗测试。 这种磁心主要用于载波电报、电话设备的遥测振荡器和线路放大器系统,其非线性失真有很严格的要求。  图中  ZD   —— QF867 型阻容式载频振荡器,输出阻抗 150Ω, Ld47 —— 47KHz 低通滤波器,阻抗 150Ω,阻带衰耗大于61dB,       Lg88 ——并联高低通滤波器,阻抗 150Ω,三次谐波衰耗大于61dB Ld88 ——并联高低通滤波器,阻抗 150Ω,三次谐波衰耗大于61dB FD   —— 30~50KHz 放大器, 阻抗 150Ω, 增益不小于 43 dB,三次谐波衰耗b3(0)≥91 dB, DP  —— Qp373 选频电平表,输入高阻抗, L ——被测无心罐形磁心及线圈, C  ——聚苯乙烯薄膜电容器CMO-100V-707APF±0.5%,二只。 测量时,所配用线圈应用丝包铜电磁线SQJ9×0.12(JB661-75)在直径为16.1mm的线架上绕制 120 匝, (线架为一格) , 其空心电感值为 318μH(误差1%) 被测磁心配对安装好后,先调节振荡器频率为 36.6~40KHz,  使输出电平值为+17.4 dB, 即选频表在 22′端子测得的主波电平 (P2)为+17.4 dB,然后在33′端子处测得输出的三次谐波电平(P3), 则三次谐波衰耗值为:b3(+2)= P2+S+ P3 式中:S 为放大器增益dB 从以往的资料引证, 就可以发现谐波失真的测量是一项很精细的工作,其中测量系统的高、低通滤波器,信号源和放大器本身的三次谐波衰耗控制很严,阻抗必须匹配,薄膜电容器的非线性也有相应要求。滤波器的电感全由不带任何磁介质的大空心线圈绕成,以保证本身的“洁净” ,不至于造成对磁心分选的误判。 为了满足多路通信整机的小型化和稳定性要求, 必须生产低损耗高稳定磁心。上世纪 70 年代初,1409 所和四机部、邮电部各厂,从工艺上改变了推板空气窑烧结,出窑后经真空罐冷却的落后方式,改用真空炉,并控制烧结、冷却气氛。技术上采用共沉淀法攻关试制出了μQ乘积 60 万和 100 万的低损耗高稳定材料,在此基础上,还实现了高μ7000~10000材料的突破,从而大大缩短了与国外企业的技术差异。当时正处于通信技术由FDM(频率划分调制)向PCM(脉冲编码调制) 转换时期, 日本人明石雅夫发表了μQ乘积125 万为 0.8×10 ,100KHz)的超优铁氧体材料<3>,其磁滞系数降为优铁

    标签: 磁芯 电感器 谐波失真

    上传时间: 2013-12-15

    上传用户:天空说我在

  • CAN-bus总线现场布线和接口设计及电缆和连接器选择

    本文档说明实际建立一个CAN-bus网络时,对网络布线和CAN 接口的设计,对通讯电 缆和连接器的选择,以及一些保障通讯可靠、提高抗干扰能力的经验措施。

    标签: CAN-bus 总线 布线 接口设计

    上传时间: 2013-11-09

    上传用户:AISINI005

  • 热电偶测温C51程序

    热电偶测温C51程序,可以同时测7路不同种类的热电偶,用一路铜电阻做零点补偿

    标签: C51 热电偶 测温 程序

    上传时间: 2015-03-18

    上传用户:leehom61